功率管理技术介绍
电路设计方法 本文引用地址： //m.amcfsurvey.com/article/185728.htm
一旦你选择了某种技术后，你就能专注于设计方法，用它们来优化功率。开始是数字电路中的基本构件：逻辑门。逻辑门一般是标准单元库的零件。标准单元库中的每个门都使用最小的晶体管。每类门都有多个具有不同驱动强度的版本，它们采用更宽的晶体管或多个级来获得更大的驱动电流。由于控制有功功率的主要参数是电源电压，因此单元设计者一般会谨慎设计逻辑门并赋予它们适当的特征，使它们的工作电压比电源电压低30%。该电压具有性能上的含义。降低电源电压可产生更小的电流，导致相同电容的充电和放电时间更长。但是，如果设计方案并未触及特定技术的底线，那么这种减速是可接受的。
提高阈值电压就能降低器件中的泄漏电流。你可以用包括标准、高、低阈值电压器件在内的多阈值电压器件来设计逻辑门，由此控制泄漏功率。目前，用多电压阈值器件来设计标准单元库是常见做法。对于你用标准、高和低阈值电压器件实现的与非门，在泄漏和性能之间存在折中（图3）。
图3，泄漏和功率之间存在折中。
下一个因素是沟道长度。单元设计者用最小沟道长度的器件创造标准单元库中的逻辑门。通过增加沟道长度，你可以降低器件中的泄漏电流，但这么做也会降低晶体管的导通电流并使它减速，标准单元库提供商最近创造了一些具有多种沟道长度的标准单元。多阈值电压器件和多种沟道长度共同提供了一个丰富的功率管理标准单元库。
另一种方法是反向偏压。传统上，数字技术设计者把MOS晶体管看作是三端子器件，其中的基底连接到源极。结果，反向偏压始终为0 V。通过把基底作为单独的端子，并施加反向偏压，你可以提高阈值电压并降低泄漏。你可把N沟道器件基底连接到很高的负电压，并把P沟道器件基底连接到很高的正电压。你需要很大的电压来实现阈值的小变化，这是因为反向偏压与阈值电压是平方根关系，并且存在体偏压系数γ。
相同方法还适用于存储器设计。存储器在其位单元和外围电路中都可能有高阈值电压器件，并具有反向偏压控制来管理关断状态时的泄漏。把不同的阈值电压器件组合用于位单元和外围电路，这可提供广泛的存储器泄漏控制和多个性能级别。如果降低存储器的电源电压，就会使性能明显下降。
在研究了电路级的功率管理方法后，你可以研究芯片级的方法。第一种是当电路不工作时，用电源开关来关闭它们。在关闭模式中，电路仅消耗泄漏功率，不消耗有功功率。你可把MOSFET用作连接到电源轨和接地轨的开关，来关闭电源（图4）。在实现关闭时，你必须考虑电路如何苏醒，并且有时你必须保持设计方案的状态。在此情形中，你可使用保持双稳态多谐振 荡器来存储状态。
图4，可以用头开关和脚开关来关断逻辑电路，以便节省有功功率。
在控制设计方案的哪些零件需要关闭方面，你可以用电源开关来提供多级粒度。你可以在逻辑门级开关电源，为每个门配备连接到电源的头开关（header switch）和脚开关（footer switch）。或者你可以把头开关和脚开关与逻辑集群一起使用，或是在块级与功率岛一起使用。你还可以简单地把功率岛连接到不同的电源，设计方案在外部接通或关断电源，由此在不使用电源开关的情况下使用功率岛。
多电源设计方案配备具有不同值的功率岛（图5）。该方法使较慢的逻辑块能以较低电压运行，由此省电。对于多电源设计方案，你必须在功率岛边界插入电平移位单元。这些单元把逻辑电平转换成它们连接的功率岛的恰当电平。统一功率格式（UPF）语言使芯片设计者能描述带有电源选通和多个电源的设计方案。它允许定义隔离单元、电平移位器、电源选通开关。共同功率格式（CPF）是一种相似的语言，具有相同目的。这些语言目前在彼此竞争，以便成为定义设计方案功率管理的唯一标准。
图5，在具有多个电源域的芯片中，低性能部分使用功率较低的电源来降低功率。电平移位器恰当地连接了不同域中的逻辑电路。
目前的EDA工具有效地支持这些功率管理方法。它们还在实现期间提供额外的省电效果。由于时钟网络和它们驱动的双稳态多谐振荡器消耗大量电力，因此你可以在不需要它们运行时关断时钟（即选通时钟），由此实现省电。时钟选通可在双稳态多谐振荡器的输入端不工作的周期内，取消该振荡器中的时钟活动（图6）。
图6，时钟选通在双稳态多谐振荡器的输入端不工作的周期内取消该振荡器中的时钟活动。
你还能优化时钟分配网络中的功率。利用克隆方法，你可以把时钟树分解成更小的部分，由此降低时钟网络的总电容和功率。物理优化过程也考虑了功率。一旦你满足了时序约束，物理优化就会减少非关键路径中的门，来降低功率，并且不影响时序。
泄漏优化
主要的泄漏功率优化途径是使用标准单元库和多电压阈值器件。许多工具允许设计者在物理实现期间使用多个库，并自动从恰当的库中选择单元，来优化泄漏功率并实现性能目标。但是，应小心使用该特性，这是因为设计方案的面积有时可能会变大。较高阈值电压的单元很脆弱，在混合阈值电压设计方案中，80%的单元一般具有高阈值电压，其余20%具有标准阈值电压或低阈值电压。你可以把具有多种沟道长度的库和多阈值电压器件相结合，来提供额外灵活性。
另一种可能是使用台积电公司的Power-Trim服务，它改变非关键路径中的晶体管的沟道长度，并且实际上不影响设计布局。该方法向多晶硅掩模施加偏压，指示掩模制造工艺做出调整，来增加晶体管的有效沟道长度。Power-Trim把这项任务作为制造期间的一个加工后的步骤，优点是不影响设计日程表。
一旦设计方案实现了它的性能目标，Power-Trim就用Tela公司从Blaze DFM公司收购来的软件分析设计方案，并给沟道长度可以增加的晶体管加标签。典型情况下，这些器件位于设计方案的非关键路径中。该工具以预定义的增量来增加沟道长度，它有一个预先分配了特征的标准单元库。该工具用改造后的门来执行时序分析，以便确保没有影响芯片性能。该方法能额外节省20%至30%的泄漏功率。由于该方法只改造标准单元库中的晶体管，因此它只在数字逻辑占主导地位，并且泄漏功率是总功率重要部分的设计方案中有意义。
有时被工程师们忽视的功率管理的另一方面是功率完整性。功率完整性同时影响芯片的核心和I/O功率。你必须在核心中小心配电，特别是在多电源设计方案中，并且外部供电是通过焊线封装来完成时。 在典型的双稳态多谐振荡器设计方案中，可供使用的大量凸块（尤其是在芯片的核心区）促成了向核心配电，并且IR（电流/电阻）降最小，对信号完整性的影响也最小。但对于焊线封装，你必须执行仔细的分析，来确保你分配了足够的电力和接地I/O缓冲区，以便适应核心功率要求。
IR降和电迁移（EM）是核心区中需要关注的其它主要领域。你必须确保核心区中的最坏情形电源电压不下降到标称值的10%以下，这意味着封装和晶粒的电源总变化不应超过10%。外部电源本身一般有5%的公差，这意味着你一般需要晶 粒的IR降不高于5%。否则，你必须使用公差更小的外部电源，这会明显增加它的稳压器成本。该要求通常决定了晶粒上的电力和接地I/O缓冲区数量，以及顶部金属层（你将在这些层上设计电源网）的厚度和宽度选择。
电迁移通常是指在电场的作用下导电离子运动造成元件或电路失效的现象。分别为发生在相邻导体表面的如常见的银离子迁移和发生在金属导体内部的金属化电子迁移。ir降就是由于i（电流）和r（电阻）所引起的偏差，从微观出发，在测试电压或电流时，会对一些仪器造成测试障碍，导致读数偏差。
最后，你将需要在核心中插入解耦电容，来平滑核心电流的大峰值。另外，当芯片包含多个电源时，一个主要设计考虑就是确保有足够的解耦电容或相位管理，以便在工作电流的任何突然涌动期间保证接通操作的完整性。
评论