一种低噪声快速转换频率合成器的设计与实现
PLL芯片采用具有快速锁定和小数-N分频功能的ADF4193。ADF4193的输出相位具有数字可编程功能，在工作频率为2 GHz时，输出信号相位误差为0．5°rms，相位噪声系数基底为-216 dBc／Hz，具有3线串行接口，同时片内具有低噪声差动放大器。内部包括一个低噪声的数字鉴频鉴相器PFD和一个精确的差动充电泵。差动放大器将差动充电泵输出转换成一个单端电压输出，提供给外部的压控振荡器VCO。基于∑-△的小数分频器允许可编程的小数-N分频和4位参考计数器R。ADF4193小数-N锁相环与外部的环路滤波器和压控振荡器可以实现一个完整的锁相环路。本文引用地址：//m.amcfsurvey.com/article/185863.htm
利用ADIsimPLL软件对方案进行了仿真验证，图2为不加预置措施时从最低端跳到最高端的转换图，图3为未加变带宽措施时窄带频率转换图。图4为加变带宽措施时窄带频率转换图。可以看出不加预置措施时窄带转换很快，但宽带转换较慢，变带宽明显加速锁定。
2 试验结果
主要技术指标：频率范围190～248 MHz；频率间隔25 kHz；输出幅度≥5 dBm(50 Ω负载)；相位噪声-100 dBc／Hz@1kHz；-165 dBc／ Hz@3MHz； 频率切换时间≤80μs。
图5为使用信号源测试仪5052B测量的频率转换测试图，可以看出转换时间达到了80μs的技术要求，图6为相位噪声测试图，测试为200 MHz的频谱，可以看出，杂散点较少，杂散电平很低。相位噪声很低，达到了设计要求。
3 结束语
采用DDS和PLL组合方案，用频率预置和变环路带宽等加速措施，通过仿真优化线路参数，兼顾了锁定时间和相位噪声指标，试验结果表明，该合成器具有良好的相位噪声和很短的锁定时间，适合在超短波电台中应用。
评论