新闻中心

EEPW首页>模拟技术>设计应用> 采用CSMC工艺的零延时缓冲器的PLL设计

采用CSMC工艺的零延时缓冲器的PLL设计

作者: 时间:2012-07-19 来源:网络 收藏

本文引用地址://m.amcfsurvey.com/article/186087.htm

  2.3 压控振荡器(VCO)

  VCO 由五级差分延时单元构成的环行振荡器。环行振荡器对VCO 性能起着决定性的作用,它的关键 性能指标包括线性度、相位噪声和抖动,因此设计从这三个方面考虑进行优化。 本文的延时单元是在传统的差分结构上改进而来的,改进后的结构如图3 所示。

  通过改变延时单元的 控制电压来改变每个单元的延时,调节频率的变化,电流源的偏置电压bias 是控制电压Vctrl 经过偏置电 路产生的,两者满足一定的函数关系,它们共同变化使VCO 的输出电压摆幅随频率变化的幅度不至于过 大,同时很好的保证了频率与控制电压的线性关系。

  延时单元选用采用差分结构是因为它有较好的噪声抑制作用,消除了噪声耦合中一次项分量,大大减小了电源噪声的影响,N 阱也对P 衬底的噪声进行了隔离;选用PMOS 差分对是考虑到PMOS 管比 NMOS 管有较小的1/f 噪声和较小的噪声跨导,对同样的噪声电压,跨导小的PMOS 管的输出和噪声电 流小,引起的相位噪声小。由其上边的电流源偏置,对称负载是由二极管连接的NMOS 和同样尺寸的 NMOS 电流源并联组成的。

分频器相关文章:分频器原理
电荷放大器相关文章:电荷放大器原理


评论


相关推荐

技术专区

关闭