新闻中心

EEPW首页>模拟技术>设计应用> 网络化虚拟测控系统的设计

网络化虚拟测控系统的设计

作者: 时间:2012-02-20 来源:网络 收藏

1.2 硬件设计
硬件包括PCI接口卡和基于Nios II的嵌入式SOPC系统。PCI接口卡采用PLX公司生产的PCI9054接口芯片,采用PCI9054局部总线工作模式C,该模式时序控制比较简单,非复用32位地址/数据总线,PCI总线通过PCI9054内部FIFO实现对局部总线进行单周期的I/O读写操作,支持DMA操作。为提高计算机与SOPC系统之间的数据传输效率,借鉴文献的设计方法,PCI接口卡使用2片双向FIFO存储器IDT7 204(4kx9)实现支持DMA操作,分别用于PCI总线读写数据,其读写逻辑信号FPGA实现,DMA传输时序如图2所示,其对应的FPGA读写逻辑状态图可表示为图3所示。

本文引用地址://m.amcfsurvey.com/article/186898.htm

c.JPG


相对于PCI9054,HOLD、ADS#、BLAST、LWR#、LA[31..2]为输出信号,READY#、LHOLDA为输入信号,LD[31..0]是双向信号。由于本实验仪器数据传输宽度为8位,局部地址线最低2位LA0和LA1分别由BE0和BE1信号提供,数据对齐方式采用大端模式(由BIGEND#引脚及寄存器决定的)。对Local端为I/O类型的引脚,需要根据实际情况和引脚极性上拉或下拉电阻,如ADS#、HOLD、局部地址信号等。图3中DMA方式读数据逻辑状态图转换描述如下:当检测到HOLD=1时,在下个时钟周期赋值HOLDA=1,转到状态S1;ADS#下降沿到达时,从LA[31..2]及BE1、BE0读取地址,转到状态S2;如果LWR#=1(读数据)且BLAST=1、READY#=0,转到状态S3;在下一个时钟周期上升沿从本地数据总线LD[0..7]把数据读入到PC19054内部,循环读取数据直至BLAST信号下降沿出现,转到S4;如果HOLD=1、HOLDA=1,则转到S1,否则转到S0。
SOPC系统使用CYCLONEII系列可编程逻辑器件EP2C5F256C8,通过SOPC Builder定制和仿真NioslI微处理器及其外围系统,包括软核CPU、并行输入输出(PIO)、多通道A/D及D/A转换控制逻辑、UART串行接口、控制逻辑、计数器/定时器、双口FIFO控制器、SRAM控制器以及FLAS H控制器等外围设备组成等。其中,PIO用于SOPC系统与外部设备的数字量输入输出;控制逻辑与以太网接口芯片LAN91C111实现SO PC系统与外部设备之间的通信。LAN91C111是SMSC公司生产的10M/100M以太网接口控制芯片,它通过8、16、32位总线与嵌入系统连接,是理想的NIOSII微处理系统以太网解决方案。上述接口控制逻辑均由SOPC Builder工具选择相应的IP核及其相应的VHDL,通过编译整个系统建立一个完整的嵌入式系统。SOPC系统不仅接收主机命令以及数据传输,而且可以与其他外部设备进行通信。
为保证测控系统的可靠性和通用性,电路设计采用以下关键技术:
1)多通道模拟信号采集与控制该模块由输入信号差模转换电路、8选1模拟开关MPC508A、AD公司的集成程控信号放大器AD620、跟随器、1片采样速率高达2.2 MHz、14位高速模数转换器MAX1201、缓冲驱动电路以及光电耦合隔离器TIL300电路组成。其工作过程为,多路输入模拟量(0~5V)首先由低噪声、宽频带运算放大器MAX4108组成差分电路把传感器信号转化为差分信号来消除电路干扰,并由模拟选择开关ADG526A选通一路模拟信号,然后经过程控信号放大器AD620放大同时使输入信号由差分转化为单端信号进入A/D转换器MAX1201。MAX1201输出的数字信号经过光电耦合隔离器进入FIFO缓冲区,缓冲区满时通过向单片机或PC机发出中断请求信号实现数据的读取。
程控信号放大器AD620的增益放大倍数有×1、×2、×10、×100、×1 000五档,由FPGA中的信号通道控制逻辑控制AD620的放大倍数,提高对传感器信号的适应性。模数转换器MAX1201内部有数字误差自校正和自校正功能,具有良好的信噪比和抗谐波失真特性。差分转换电路不仅能够提高抗干扰性能,而且还可以增大信号的量程。采用A/D转换器MAX1201的目的是,提高信号的转换精度,并且接口电路简单、便于与FIFO连接。MAX1201的工作方式分为程序启动、外部触发信号启动。A/D转换速率由SOPC系统定时器产生的波形频率控制,根据A/D转换结束标志由FPGA中的采样控制逻辑自动完成采样数据的存储。



评论


相关推荐

技术专区

关闭