高速差动基架的13项设计秘诀

秘诀 7：线头终端

若每一讯号传输线路都在靠近连接器接脚的位置装设一个 15? 至 30? 的串行电阻，便可为边缘速率进行滤波。边缘速率若能减慢，便可大幅减低长线头及高边缘速率可能引起的差动振幅。

若在接收器输入位置加设一个交流电终端装置，也可达到这个效果，令线头上的传输线路问题可大致上获得解决。图 10 显示根据不同串行电阻值模拟接收器输入波形的模拟结果。这些设计只适用于多站式应用方案。你若采用多站式应用方案而须面对高边缘速率及长线头的问题，你可以考虑采用线头终端，以便彻底解决传输线路的问题。

秘诀 8：连接器及顺序排列

选用哪一种连接器需视乎所用的应用方案而定，须考虑的因素包括所需的讯号接脚数目、机械装置、电子装置的表现、以及外型大小等问题。一般来说，短列比长列好。此外，对于大部分连接器来说，差动配对的数据路径应设于同一列之内，而非在列与列之间，以确保各路径均有同一长度。应由 LVDS 接脚将较远接脚上的 CMOS 讯号传送，以便隔离 CMOS 振幅的 dv/dt。图 11 显示上述建议的方法。

应采用特别的连接器或区段连接电源供应及接地。这些接脚应该长短不一，并且互相交替，以确保按照正确的序列排列。我们建议应由接地开始，然后电源、输入/输出等依次插入。拆除时，只需按照相反次序拆除便可。

秘诀 9：安全偏压
安全性是采用多驱动器应用方案经常遇到的问题。若所有驱动器已关闭而又需要继续正常作业，便需要设有安全偏压。虽然 RX 电阻器设有最低的内部安全偏压，但可能需要加强方可采用。例如，若有关应用方案的连接器接脚出现 CMOS 轨对轨讯号摆动，便需要加强内部偏压。若出现这个情况，也应在终端装置位加设上拉或下拉电阻，一如图 12 所示。一般来说，电阻值会介于 6K? 至 12K? 之间。当所有驱动器已关闭之后，轻微的正偏压有助调节线路。这些电阻器的电阻值不宜减得太多，因为这样会减低 (load down) 驱动器的负载，减少讯号振幅。

图 12：基架终端装置与安全偏压

选择安全电阻值时须留意以下事项：选用的电阻必须比终端电阻大一至两倍，以免驱动器过量负载以及出现波形失真。安全偏压的中点应接近驱动器的偏移电压 (+1.25V)，以免总线处于主动与三态 (TRI-STATE) (即被动) 情况之间时出现较大的共模偏移。上拉及下拉电阻应同时装设于总线的两端，以便可以作出最快的反应。最后需要注意的一点是这些讯号的质素会比主动驱动方式 (开启/开启) 差。

秘诀 10：平衡与不平衡双绞线的比较

若差动电路不能取得平衡，便会产生共模噪声。图 13 所示的模拟结果显示双绞线处于不平衡的状态。双绞线的其中一条导线长 14.4 迹而另一条则长 16.2 迹由此产生的共模噪声可能会在系统内产生电磁干扰。

为了减少不必要的共模噪声，差动双绞线内的两条导线应该长短相若，亦即尽量令导线的长短保持一致。

图 13：采用不平衡双绞线所产生的接收器输入共模噪声
秘诀11：带电插入支援

部分应用方案的系统停机时间不能太长。对于这些应用方案来说，将插卡插入正在带电作业的总线是有其实际上的需要。只要采用冗余逻辑电路卡及互连 (系统) 或可以容错的系统，便可支持带电插接。BLVDS 技术可以令数据传输系统性能更可靠、容错能力更高，容许插卡插入正在带电作业的总线。对于某些应用方案来说，这是一个优点，因为系统可以完全无需增加额外路径，有助减低系统成本。

BLVDS 技术利用差动讯号传输方式，透过其固有的共模抑制功能，为数据提供保护。当插卡插入正在带电作业的总线时，线路便增加一个电容负载。传输的讯号必定会增加这个负载电容的负荷。当电容的电荷增加，讯号电平便会下降。由于数据以差动方式传输 (A-B)，因此会产生共模电压调变，不会影响数据。接收器不会接纳共模电压，而 GTL 或 BTL 则采用低振幅的单端传输方式，因此共模电压调变是这类传输方式需要面对的大问题。对于 GTL 或 BTL 来说，电压若下降至临界水平，会破坏数据的完整性，因此压降的时间应足够长，令接收器可以作出反应。

进行的测试包括将插卡插入正在带电作业的基架，以及利用 MB100 BERT 系统监测错误。有关测试均在设有 18 条插槽的基架上进行，而测试进行时 TX 插在第 11 插槽内，而 BERT 测试机的监测用 RX 则放于第 12 插槽。插卡则插入第 1、10、13、及 18 插槽内。带电插接期间，并无错误检测出来。

我们利用单触发捕捉器 (single-trigger capture) 及单端探针将静态信道带电插入故障事件捕捉在示波器上 (100mV/div 的第 1 条电路)。差动探针 (100mV/div 的第 2 条电路) 则负责监视静态信道。图 14 显示差动噪声容限仍能维持，而有关事件只是一次共模调变。

图 14：带电插入示波器所显示的波形

为了确保带电插入取得最好的效果，线头负载必须保持平衡，而且两条导线一旦与作业中的总线接上，必须产生相同的电容负载。

秘诀 12：讯号品质

测试时我们必须检查距离驱动器最远的接收器，以确保讯号的品质。量度目视图形时必须使用 PRBS 图，以确定符号相互干扰 (ISI) 所造成的影响。驱动器的边缘速率在这个位置减速时减得最慢，而此时目视图形会关闭。不同应用方案需要不同的讯号质素，但眼孔开得越大越好。我们必须查看最远的接收器位置，以确保讯号质素符合指定数据传输率的规定，同时也必须利用目视图形检查符号相互干扰以及最后的颤动波幅。

图 15：DS92LV090A，18 插槽，满载，TX@1，RX @ 18 输入接脚，200 Mbps，PRBS15，差动探针 P6247，HP5472OD 示波器，200mV/div, 1ns/div。

建议 13：讯号品质 (要点重温)

最接近有源驱动器的接收器位置也应再次检查。这个位置的边缘速率最快，线路的传输效果会最差。由于位置的关系，检查这些讯号比较困难，但仍值得作这样的尝试。若要确保量度准确，必须紧记采用高频宽、低电容的差动探针。
越靠近驱动器，线路传输效果便越差，因为这里的讯号边缘速率最快。

总结

BLVDS 技术的出现带我们进入高效能多点传输基架的年代。多点传输配置确保所有插卡可以在最少互连的情况下互相通讯，因此是一种效率非常高的总线。但这个优点也有其局限。主要线路所余下的线头会影响传输线路的讯号品质。此外，这是一种双向的通讯方式，但只需半双工的支持。

对于多点传输基架来说，BLVDS 技术远较上一代的技术优越。数据传输率可以高达 100 至 400 Mbps 以上，比采用 BTL 或 GTL+ 的应用方案快四倍，更比 TTL 驱动器应用方案快 10 倍，不可谓不惊人。由于采用了低电流的导引驱动器、CMOS 技术、以及通用的低电压供电导轨，因此功率消耗可大幅减少。终端装置必须装设，以便提供入射波交换及提高数据传输率，以免产生反射，以及将整条输出电流路径连成一圈。在一般情况下均无需特别的终端装置电压导轨 (BTL 只需 2.1V，而 GTL+ 则只需 1.5V)。这个优点可大幅精简终端装置的设计，使总线的两端只需加设一个被动式表面贴着电阻。以前采用单端总线时往往需要两个专用插槽供有源终端装置使用。现在采用 BLVDS 的应用方案甚至可以腾出这两个专用的插槽。带电插接也可获得支持，因为带电插接事件会在总线上产生接收器排斥的共模调变。

简言之，BLVDS 技术可确保主流多点传输基架应用方案如数据通讯、电讯、因特网服务供货商以及储存应用方案等能够发挥远比以前为高的效能。