四阶连续时间正交带通ΣΔ调制器的设计
4 电路模块
ΣΔ调制器中最重要的模块是构成有源RC积分器和比例加法器的运放, 1 bit量化器和开关电容反馈DAC。
4. 1 运放
ΣΔ调制器中的运放都是两级米勒结构,如图5所示。运放第1 级满足增益和噪声要求, 采用PMOS作为输入管可以降低闪烁噪声;第2级满足摆幅要求。运放的输出被共模反馈电路检测,与参考电压比较,误差信号被反馈到运放内部,迫使运放的输出共模等于参考电平。与米勒电容串联的电阻用来抵消次极点。
ΣΔ调制器第1级运放直流增益为88 dB,单位增益带宽为250 MHz,调制器中其余运放的增益为85 dB,单位增益带宽为45MHz。
图5 两级Miller运放
4. 2 量化器
量化器由比较器和SR锁存器组成,如图6 所示。比较器由Mp1 和Mp2 构成差分输入,Mn1 和Mn2 构成的负阻,正的增益起到了再生作用。为了获得更高的工作速度,在两个输出端之间还有两个二极管连接Mn3 和Mn2 ,对差分输出端的电压进行钳位。当CLK1 和CLK2 为1时,所有开关管闭合,信号被采样到MOS电容上,比较器的输出为0,交叉耦合的或非门保持原来逻辑电平不变; 当CLK1和CLK2 为0时,所有开关管截止,比较器的一端产生逻辑电平1,另一段产生逻辑电平0, SR锁存器更新逻辑值。
图6 1 bit量化器
4. 3 开关电容DAC
开关电容DAC由MOS开关,电容和电阻组成,如图7所示。在第一个时钟相,开关S1 闭合, S2 断开,上下电容两端的电压为±0. 5Vref。在第二个时钟相,开关S2 闭合, S1 断开,电容放电,开关D 和DN决定放电通路。为了减小电荷注入效应,开关S1 比S1d提前闭合。输出端接第一级运放的输入,所以在第一个时钟相开关电容DAC的输出端电压等于运放的输入共模电压VCM 。
图7 开关电容DAC
5 仿真结果
四阶连续时间正交带通ΣΔ调制器采用smic0. 13 mixed2signal CMOS工艺实现。采样频率为12MHz,过采样率为60,有效带宽为200 kHz,中心频率为200 kHz。用Spectre进行仿真验证,当I、Q两路的输入分别为125 kHz的正弦和余弦信号时,调制器的输出功率谱密度如图8所示,整个频谱近似关于f = 200 kHz对称,其SNDR为78 dB。
图8 输出频谱密度
6 结论
本文提出了一个基于复数滤波器的四阶连续时间带通ΣΔ调制器电路,非常适用于低中频架构。
调制器采用开关电容DAC,有效减少了时钟抖动效应的影响。
评论