ADF4157在数字预失真时钟方案中的应用

　　在图6中环路带宽为200 kH z其他条件不变，24. 05 s的时候， 锁相环基本达到锁定。进一步证明环路带宽越宽锁定时间越快， 但其滤波效果更差。

图6 200 kH z时锁定时间。

　　2. 3. 3ADF4157输出频谱图

　　采用此本振频率时钟方案， 系统整体性能也较为理想， PLL频率合成器ADF4157产生的本振频率经过频谱分析仪测试频率合成器输出信号， 输出信号频率为2 482. 44 MH z， 信号功率为- 2. 5 dBm左右， 在40MH z的窄带范围内没有明显的杂散存在，满足预失真系统上下变频本振信号频率要求， 经过调试匹配等优化措施输出频谱图如图7。

图7ADF4157输出频谱图

　　2. 3. 4时钟板实物图：

　　我们采用C adenceA llegro PCB Ed itor15. 5绘制出整个时钟方案的PCB 图， 时钟板为4层板， 顶层和底层是信号层， 中间两层是地层和电源层， 鉴于时钟线的布线要求， 时钟线应尽量短而粗， 采用差分走线， 保证信号完整性。经过合理布局， 绘制的PCB电路图如图8。

图8 时钟方案实际PCB图。

　　3 结束语

　　锁相式频率合成器是现代在应用最广泛的一种频率合成器， 而分数数字锁相频率合成技术作为一种很有前途的锁相频率合成技术， 备受大家的关注， 本文介绍了基于FNPLL的ADF4157数字预失真系统本振频率以及相应的时钟方案设计， 确保预失真系统信号质量。ADF4157具有低的相位噪声， 更高的频率分辨率， 快速锁定， 在参考输入频率不变情况下， 比一般单环NPLL具有更小的步进变化等特点， 对今后的设计类似功能的频率合成器具有很高的参考价值。