基于NIOSⅡ的GPS信息接收系统设计与实现
加入技术交流群
3 系统软件设计
FPGA内部使用Quartus内嵌的工具SoPC Builder搭建NIOSⅡ处理器，并用Verilog硬件描述语言来描述FPGA内部电路结构，而μC／OS实时操作系统的植入及系统的控制程序则是由C语言编程完成的。
3．1 FPGA内部逻辑实现
首先构建NIOSⅡ处理器，包括一个CPU和它的内存单元、JTAG和UART部分，如图3所示。本文引用地址：//m.amcfsurvey.com/article/189581.htm
从图3中可以看出NIOS处理器和外围设备及接口的大概结构，各部分通过Avalon总线连接起来，并可以自动分配地址和中断。
根据设计对实时性的需要，其中NIOS软核选择NIOSⅡ／f，它占资源最多，但速度最快，并且功能最多；RS 232串口根据NMEA-0183协议，为了获取GPS定位信息，必须将波特率设置为9 600 b／s，数据位设置为8 b，停止位设置为1 b，校验为设置为无。
然后用Verilog硬件描述语言实现FPGA内部逻辑，包括NIOSⅡ处理器、锁相环等。最后，FPGA内部综合后的RTL结构如图4所示。
评论