基于CPLD宽带移动通信系统数据帧的实现

作者：时间：2012-10-24来源：网络收藏

2.3速率调整和数据分离

由于每个突发块的数据是320 b，假定输入的数据速率是400 kS/s，然而由于输出的数据是416 b，所以输出的数据速率应该为400/320×416=512 kS/s，所以数据输入与输出之间需要进行速率调整，这时就利用MAX+Plus II 中的双端口RAMALTDPR AM元件进行速率调整。由于读入的数据是320 b，所以地址线为9根，经过速率调整后进行数据分离，将分离的数据放入存储器中。要控制好每个突发块读入数据，同时还需要有一个320 b的计数器，前160 b放入数据一中，后160 b放入数据二中，他们输出的时钟频率均为速率调整后的时钟频率。如输入的数据为10111000，经过双端口RAM后的数据分别是1011和1000。

3整个数据帧的实现与仿真结果

经过一系列的底层模块的设计，可用顶层模块程序把各底层模块进行合成。合成时同步码 R、导频码P、W码、保护时隙的G，CE码、及分离后的数据通过计数器计数来控制缓冲器的地址。合成后整个程序经编译产生如图4所示的符号图。

图4中的INCLOCK、OUTCLOCK分别表示帧的输入频率和输出频率，本次仿真中的输入周期为2. 5μs，而输出的周期为1.92 μs。INDATA、OUTDATE表示输入数据和输出数据。经过仿真，得到图5所示的时序图。

由于帧的输入频率与输出频率不同，所以可能会造成数据输出时出错，因为数据输入的时钟周期为2.5μs，数据输出的时钟周期为1.92μs，所以要想取得160 b所需要时间为16 0×2.5μs=400μs，而当缓冲器重读取数据一所需要时间为(8+8+160)×1.92μs=33 7.92 μs，小于400μs，所以输出的时钟比数据输入的时钟至少要提前400-337.92=62.08μs，数据二的读取时间需要(8+8+32+8+160)×192μs=414.72 μs，大于400μs，所以读取数据二时不会出现问题。数据帧头部的时序图如图6所示。