新闻中心

EEPW首页>EDA/PCB>设计应用> 基于CPLD的LED大屏幕视频控制系统

基于CPLD的LED大屏幕视频控制系统

作者: 时间:2012-10-17 来源:网络 收藏

3控制器单元的实现

3.1 灰度扫描方法

对于多灰度级显示而言,灰度的分层(灰度扫描)显示方法是控制器设计的关键,由于的发光亮度与扫描周期内的发光时间近似成正比,所以灰度等级的实现通常是由控制的发光时间与扫描周期的比值,即采用调制占空比来实现的。

(1) 灰度扫描约束公式

首先给出几个定义:行周期h指控制器输入1行数据的时间,即计算机输出视频行周期。显示基本时间单位td定义为灰度级为1的像素在屏体的对应点亮时间。帧扫描周期T定义为存储单元的存储器中1帧图像的读出时间,存储器中1帧图像对应2×8×16行1/n屏(n=l,2,3,…)输入视频图像。帧频F为帧扫描周期的倒数,为满足人眼的视觉要求,假定帧频不低于60Hz。屏体显示效率η定义为帧扫描周期内LED屏体全亮(即全屏数据皆为最高灰度级)时间与帧扫描周期的比值。全屏显示指视频控制器每个存储单元存储的数据列数为计算机屏幕全屏的有效显示列数,相对应的是半屏显示、l/3屏显示等等。

设显示灰度等级数为N,由于灰度级为1的像素在屏体的对应点亮时间为td,因而灰度线性调制后灰度级为i的数据显示时间为i×td,灰度级最高的数据显示时间为(N-1)×td。通常的考虑[3]是在td内完成对存储器一行数据的一次读出,同时以td为周期将读出的一行数据打入到屏体进行灰度显示。由于共有N 级灰度级数,帧扫描周期为

由以上分析可知,高的灰度级数、高扫描帧频与低的存储器读出速率是相互矛盾的。要获得高的灰度级数,就必须提高存储器读出速率,或者降低帧扫描频率,当灰度级数较高时,以目前的集成电路实现水平难以达到三者的兼顾。

解决的方法之一是大量采用并行结构,但扫描频率每减小一倍成本就增加将近一倍,而且电路的复杂程度也有所增加;另一种方法是适当牺牲屏体显示效率η以求得帧频与速率的折中,这种方法经实践验证是可行的。

仍然以td作为显示基本时间单位,以对存储单元1行数据的一次读出时间作为屏体数据更新时间(屏体数据打入周期),引入“消隐时间”的概念:“消隐时间”指屏体正常工作时间里的无效显示时间。屏体数据更新时间可以大于显示基本时间单位,即在屏体数据更新低灰度级时存在“消隐时间”,它虽然使显示效率有所下降,但可以实现较低的扫描速率和较高的扫描帧频。举例来说,若屏体数据更新时间为h,而显示基本时间单位td为h/16,则灰度级为1的数据会引入 15/16行“消隐时间”,灰度级为2的数据会引入7/8行“消隐时间”…,灰度级为8的数据会引入1/2行“消隐时间”,而灰度级为16的数据则不会引入“消隐时间”,这样就能在不提高存储器读出速率(λ≤1)的情况下(而且可以降低存储器读出速率Vo=32.5MHz,h=31.7,λ=0.5)实现 256级灰度扫描。这时帧扫描周期为

T=(1+1+1+1+1+2+4+8)×h×m=304h=9.64(ms) (11)

帧频为,F=1/T=103.6(Hz) (12)

但这时LED显示屏体的显示效率降低为

η''=(1/16+1/8+1/4+1/2+1+2+4+8)×h×m/T=83.88% (13)



评论


相关推荐

技术专区

关闭