星载环境FPGA软件在轨重加载的一种方法

图3所示的电路框图可以分为以下功能模块：配置数据接口单元、配置信号发生单元、时序状态转换、自举配置单元、FPGA功能单元，其逻辑关系如图4所示。

各功能单元的功能和性能描述如下：
(1)配置数据接口单元：该单元通过1553B接口从星上控制计算机接收FPGA配置数据。
(2)配置信号发生单元：该单元产生配置FPGA所需的配置数据和时序。
(3)状态时序转换单元：该单元一方面实现FPGA配置方式的状态切换：自举配置；另一方面将配置信号发生单元产生的信号转换成FPGA配置接口所需的信号。
(4)自举配置单元：即PROM，保存预先装好的FPGA配置数据。
(5)FPGA功能单元：即FPGA，接收来自于PROM的配置数据或者来自于DSP(经过CPLD转换)的配置数据。
该系统在实际工作过程中，通过DSP和CPLD的灵活控制，可以实现多种配置模式的切换：
(1)上电过程直接通过PROM对FPGA进行配置加载；
(2)上电过程直接通过DSP片外FLASH对FPGA进行配置加载；
(3)DSP实时接收星上控制计算机传送的配置数据，实现对FPGA的配置加载；
(4)DSP实时接收星上控制计算机传送的配置数据，将其烧写至PROM；
(5)DSP实时接收星上控制计算机传送的配置数据，将其烧写至FLASH。

3 软件设计
3．1 DSP软件设计实现
系统上电之后，DSP上电后，首先进行状态检测，判断上电时是PROM串行加载还是FLASH并行加载。然后，星上控制计算机通过1553B接口向DSP传送FPGA配置数据，并发送配置模式控制命令，DSP根据接收的命令选择配置方式，按照配置时序向CPLD的相应寄存器写配置数据以及配置控制信号。

DSP软件功能框图如图5所示，软件主要完成两个功能：功能一为完成1553B接口数据的传输，并存储到SRAM中，然后根据1553B接口的控制命令决定进行配置的方式或者转存到FLASH中；功能二为模块根据命令和FPGA配置时序产生配置信号，并输出给CPLD配置寄存器。
整个DSP软件程序包含以下几个主要函数：1553B接口数据传输和处理函数、FLASH擦除与装订函数、SelectMap配置函数和中断处理函数。软件从main函数入口开始运行，进行相应的初始化设置和配置，并开启中断，然后进入无限循环状态，等待外部中断的到来并进行相应的中断服务处理。详细软件流程图如图6所示。