基于FPGA的信号频谱分析系统
蝶形运算单元是整个FFT处理单元的重要部分，直接影响整个FFT单元性能。一个基2蝶形运算要进行1次复乘、2次复加。为提高运算速度采用并行运算，采用4个实数乘法器、3个实数加法器和3个实数减法器组成。数据格式选择定点16位二进制补码。设计时必须考虑乘法器速度，将会直接影响整个FFT处理单元的运算速度，乘法器的两输入均为16位，输出32位。因为乘法器中带有旋转因子项，所以乘法运算后不应改变输入的幅值即乘法器的输出仍为16位，因此要对输出数据进行截取，截取其中16位作为加法器的输入。一个蝶形运算在一个时钟周期内即可完成。FFT运算模块结构如图6所示。本文引用地址：//m.amcfsurvey.com/article/190196.htm
存储单元包括2块乒乓RAM、一块RAM和一块ROM，蝶形运算的输入数据和输出数据分别存储在两个双口乒乓RAM中，RAM用来存储FFT的模，旋转因子事先计算好并存储在ROM中。数据存入结果存储器前，要将倒序输出变为正序输出。转换方法是将地址的最高位和最低位交换，次高位与次低位交换，依次类推。
2．4 VGA显示模块
VGA显示模块的设计，完成的功能：(1)在一定的工作频率下，产生正确的时序关系，即工作时钟信号、水平同步信号(HSyn)、垂直同步信号(VSyn)、消隐信号之间的关系。(2)在正确的时序控制下读出帧缓存中的像素数据，同时在当前帧显示完毕时，向视频存储控制器发信号，使视频存储控制器能够及时刷新帧缓存中的像素数据，图7是VGA显示模块视图。
其中CLK是VGA显示模块的时钟信号，RST是复位信号，FULL是VGA显示模块中帧缓存满标志信号，当帧缓存中数据满时，VGA显示模块将此信号发送给视频存储控制器，WR为VGA显示模块中的帧缓存写操作信号，Pixel_data_in为读入到VGA显示模块的帧缓存中的像素数据，该数据来自视频存储器，而EOF则表明VGA显示模块的帧缓存已空，可以重新读入一帧新的像素数据以供显示。信号HSyn是由VGA显示模块产生的水平同步信号，发往显示器的VGA接口，信号VSyn是由VGA显示模块产生的垂直同步信号，发往显示器的VGA接口。信号尺是经D／A转换器分离的像素数据中的红色基色信号，发往显示器的VGA接口，信号G是经D／A转换器分离的像素数据中的绿色基色信号，发往显示器的VGA接口，信号B
是经D／A转换器分离的像素数据中的蓝色基色信号，发往显示器的VGA接口。
其中VGA显示时序驱动是完成设计的关键。在VGA显示控制过程中，完成一帧扫描所需要的时间成为垂直扫描时间，其倒数称为垂直扫描频率，又称刷新频率。图8是VGA显示的时序关系。
评论