一种通用的FPGA位元电路

编程完成后，使或非门输入端的WL、BL信号都为高电平，M1处于关断状态，PRG_OEM端接高电平，M2管打开，这时电路可以简化为图2。状态一中，当PRG_VDD加电源电压(一般为5V)，data输出高电平1，即状态一可以存储1；状态二中，当PRG_GND加低电压，data输出低电平，即状态二可以存储0。
在该反熔丝存储单元中使用两个电容而不用一个的原因是：如果只采用一个反熔丝，当存储0时，其一定不能加高压编程，即反熔丝不能被烧断，这就会出现M3管的栅极的电平不能确定的情况发生。

3 反熔丝位元电路的读出过程
图2所示是编程后的反熔丝位元电路，当反熔丝位元电路工作在读取状态时，PRG_VDD接高电平(电源电压，一般为5V)，PRG_GND接低电平此时，状态一(即存储1状态)中，由于C1原来的位置已经被烧断而变成了一个电阻，所以data输出1，M3管的栅极上而处于高电平状态，M3被导通，X和Y连在了一起。在状态二(即存储0状态)中，由于C2被烧断而变成了一个电阻，但是高电平却由于C1的阻挡而不能向下传输，因此data输出0，M3的栅极处于低电平状态，M3管关断，X和Y没有连在一起。
此反熔丝位元电路具有普遍性，对于日前市场上的反熔丝型FPGA结构基本都可以适用。图2中M3开关管的存存，是为了使下而叙述的基丁LB结构的FPGA容易布线，在必要的时候可以省略。

4 应用实例
在图3的FPGA电路中，LB采用Actel熔丝型FPGA中采用的逻辑单元，空心圆圈和实心圆圈均代表一个图1所示的反熔丝位元电路，由LB引出的长纵线是将LB上半部分六个反熔丝位元电路中的Y端和下半部分六个反熔丝位元电路中的Y端连接在一起，引线标号为0-11的横线是将反熔丝位元电路的X端连在一起。由外部IO引出的短纵线是为了让外接逻辑信号进入指定模块。引线标号为3—8的横线上没有纵线连接的反熔丝位元电路(实心圆圈代表的反熔丝位元电路)，足为了让左右两面的反熔丝位元咀路的X端连接在一起的，当其烧通后，其左右两端的反熔丝变连接在一起了，此种位元电路一般称为可编程分离开关。可编程开关的存在可以减少横线数量，优化布线最后剩下的标有VCC或CLK或CND的横线，处于这几行上面的反熔丝位元电路，是为反熔丝位元电路提供读取时的电平。