protel PCB设计使用手册

五、电气规则检查

当一块线路板已经设计好，我们要检查布线是否有错误，Protel99 SE提供了很好的检查工具“DRC” 自动规则检查。只要运行“Tools”下的“Design Rlue Check”，计算机会自动将检查结果列出来。

六、信号完整性分析

当PCB设计变得更复杂，具有更高的时钟速度、更高的器件开关速度以及高密度，在设计加工前进行信号的完整性分析变得更尤为重要。

Protel99 SE包含一个高级的信号完整性仿真器，它能分析PCB设计和检查设计参数的功能，测试过冲、下冲、阻抗和信号斜率要求。如果PCB板任何一个设计要求(设计规则指定的)有问题，可以从PCB运行一个反射或串扰分析，以确切地查看其情况。

信号完整性仿真使用线路的特性阻抗、通过传输线计算、I/O缓冲器宏模型信息，做为仿真的输入。它是基于快速的反射和串扰模拟器，采用经工业证实的算法，产生非常精确的仿真。

设置信号完整性设计规则15打开“LCD Controller.ddb”设计数据库，在“Design Explorer 99SEExamples”目录下，通过左侧的导航树，打开“LCD Controller.pcb”文件。设置信号完整性设计规则，测试的描述。必须包含层堆栈规则。在“Tools”下选择“Preferences”对话框中的“Signal Integrity”选项，在这个对话框中，显示了所有元件的标号所代表的元件名称。例如“ R”代表“Resistors”,用“Add”增加，在“Component Type”对话框上，用“R”设置“Designator Prefix”，在“Component Type”中设置为“Resistor”,点击“OK”加入。

重复上述操作设置“C-Capacitor; CU-Capacitor; Q-BJT;D-Diode; RP-Connector;U-IC；J-Connector;L-inductor”,当我们设置完成时，点取“OK”退出优选项对话框。

从菜单中选择“DesignRules”，然后按下设计规则对话框中的信号完整性钮。每个规则包含了该规则测试的描述。

一旦配置了信号完整设计规则，从菜单中选择“Tools”下的“Design Rule Check”，显示设计规则检查对话框。按对话框中央的信号完整性按钮，进行信号完整性设计规则检查。

包含电源网络设计规则，指定每个电源网络和电压。从“Rule Classes”中选“Overshoot Falling Edge”点击“Add”,在谈出对话框中选择“Fiter Kind”设为“Whole Board”,并且改变右侧“Maximum(Volts)”为“0.5”,点取“OK”,存入这条规则。重复刚才的步骤，设置“Undershoot-Falling Edge”，两个强制信号完整性规则。

运行设计规则检查“DRC”，然后在“Report”中运行“Signal Integrity”，找到网络名为“FRAMA1”，选重这个网络，在“Edit”中选“Take Over”从菜单中加入网络，对它进行分析。在“Simulation”的“Reflection”菜单下可以观看波形。我们选种哪一个器件，那个器件的曲线将被点亮。信号完整性分析菜单中还为我们提供消除干扰的方法。