便携式超高频RFID读写器的FPGA实现
2 系统硬件电路设计
2．1 Cyclone EP1C3T144FPGA最小系统
FPGA最小系统包含可编程门阵列、电源电路、时钟电路、复位电路、配置电路、滤波电路。现场可编程门阵列采用EP1C3T144。它基于1．5 V，0．13μm全铜SRAM工艺、TQFP144封装；104个I／O口，支持各种I／O标准；支持LVDS，数据传输率为311 Mbps；2910LE逻辑单元、
288 Kb RAM、1个PLL锁相环，支持66 MHz 32位PCI标准，支持外接133 MHz DDR SDROM；单独有源时钟接口，外接20 MHz频率的有源晶振；专用配置电路接口，3．3 V LVTTL供电。FPGA基于SRAM技术，掉电数据易失，采用Altera公司配套的EPCS1JTAG下载模式。系统采用硬件和软件复位：硬件复位接FPGA nconfig引脚，按下此键FPGA代码从EEPROM重新配置；软件复位是编写代码时设置reset引脚，按照代码运行。
由于FPGA芯片内部EEPROM空间有限，FPGA芯片外挂一个2KB EEPROM 24C02，24C02与400kHz I2C接口兼容。供电电压为1.8～6.0V，供电电流为3mA，具有页写缓冲器和写保护功能，SOP8封装。它还具有读写次数多、保存时间长、功耗低的特点。24C02硬件接口电路如图2所示。本文引用地址：//m.amcfsurvey.com/article/190983.htm
2．2 USB串行总线接口电路
CH372简易USB通用串行总线接口集成电路，兼容+5 V和+3．3 V供电，最大工作电流为30 mA，外接12 MHz频率晶振，20引脚SOP封装；兼容USB2．0数据传输协议，支持HID设备热插热拔，内置USB底层通信协议，自动完成标准USB事件枚举；支持数据控制传输、批量传输、终端传输；默认链接端点0所有事件，FPGA负责数据传输与处理，使用方便，CH372硬件接口电路如图3所示。
2．3 CC1100 RF收发电路
CC1100是一款极低功耗UHF收发集成电路。其通信效果好、抗干扰性能强、穿透力强、灵敏度高；可自由设置收发频率，可设置范围为300～348 MHz、400～464MHz、800～928 MHz，可编程控制数据传输速率最高可达500 kbps，4线SPI(SI、SO、SCLK、CSn)接口。CC1100正
常工作电压为3．3 V，最高输入电压3．6 V，每个引脚输入电压应相同。868～915 MHz发送模式输出功率为+10 dBm，电流为30 mA，接收最大功率为+10 dBm，硬件自动CRC校验，支持ASK调制解调，调整外围元件可方便调整收发频率。CC1100采用数据缓冲技术，具有2个64字节FIFO，缓冲发送和接收数据。CC1100可软件设置RF发送功率、收发模式、调制格式、信道选择和带宽、数据传输速率、整机工作模式等。
CC1100属于半双工通信，接收和发送在射频控制模块RF CONTRON控制下分时进行，解调由积分器向下积分完成，AGC电路控制回路增益；调制基于直接频率合成，载波信号由晶振与内部PLL电路产生，发送模块和接收模块稍有区别。接收模块包括：低噪声放大器LAN、积分器INTEGRATION、模数转换ADC、解调器DEMODU-LATOR、向前数据误差处理器FEC／INTERLEAVER、包处理PACKET HANDLER、接收数据缓冲器RXFI FO、数字接口电路DIGITAL INTERFACE TO MCU；发送端与接收端不同的模块有：压控振荡器VCO、混频器MIXER、发送数据缓冲器TXFIFO，数据收发由不同模块分时完成。
CC1100具有2种工作状态——空闲状态和工作状态，每种状态对应电流不同。空闲状态可分为等待WAIT状态，内部电流1．9 mA；睡眠SLEEP状态，内部电流400～900 nA；晶振的停振状态仅维持寄存器值不变，内部电流160 nA；工作状态可分为接收(RX)和发送(TX)状态，接收状态根据接收信号强弱内部电流在14．2～15．4 mA范围变化。发送状态下，发送信号功率大小随工作电流变化。14 mA时发射功率为-10 dBm，29 mA时发射功率为+20 dBm。根据工作状态调整工作电流，可实现整机最低功耗。
由于采用ISO18000-6C标准射频空中接口协议，系统采用889 MHz发射和接收频率，改变CC1100第12、13引脚外接电容C1、C2，电感L1、L2的参数可调整射频收发频率，发射天线采用50 Ω偶极子天线。12、13引脚LC网络器件参数可由软件SmartRF studio仿真得到，参考CC1100官方DATASHEET，根据实际情况微调。CC1100数据收发原理图如图4所示。
评论