2．2三态门总线分时传输的Multisim仿真实验
1)仿真实验电路创建 构建仿真实验电路如图5所示。本文引用地址：//m.amcfsurvey.com/article/191005.htm
电路的输出逻辑表达式为
字组产生器产生三态门的EN1、EN2、A1、A2信号，逻辑分析仪显示三态门的EN1、EN2、A1、A2及Y信号波形。
2)字组产生器输出字组的设计 设计字组产生器输出信号时，将工作方式控制量EN1、EN2设计成分时为1，A1、A2输入信号设计成变化周期不同，以验证分时传输的工作工程。
评论