基于FPGA的高速串行传输系统的设计与实现
ICS8442的性能参数如下：
输出信号频率范围为31．25～700 MHz；晶振频率范围为10～25 MHz；VCO频率范围为250～700 MHz；
ICS8442是LVDS逻辑电平，具有极低的相位噪声，这种特性使它非常适合用来为吉比特以太网或同步光纤网提供时钟信号。
ICS8442的内部结构图3所示。ICS8442内部有一个完整的PLL锁相环，其VCO的输出频率范围在250～700 MHz之间，倍频系数是由M决定的，M的取值范围在10～28之间。VCO的输出频率为：
ICS8442最终的输出结果还要经过一个分频器N，最终输出结果的频率和晶振输入频率的关系式为：
中：N是一个2位的寄存器，其对应的取值如表1所示。本文引用地址：//m.amcfsurvey.com/article/191038.htm
对ICS8442时钟芯片的操作主要是对寄存器M，N的写操作。ICS8442支持并行写操作和串行写操作，根据硬件电路的设计，程序采用串行的写操作时序。当ICS8442的nP_LOAD置为高电平和S_LOAD置为低电平时，芯片实现串行操作。操作时序如图4所示。
当S_LOAD置为低且nP_LOAD置为高之后，数据在S_CLOCK的上升沿处寄存在缓冲器中，在S_LOAD的下降沿处将数据锁存到寄存器M，N中。
评论