基于FPGA的自适应波束形成算法实现

　　2.2.2 存储模块

　　一种存储模块，它包括：用于根据外部指令/地址信号来产生内部信号的指令/地址寄存器，且所述的指令/地址寄存器件带有一个输出晶体管；被分成第一和第二两组的多个存储器件；用于连接所述的指令/地址寄存器件和所述的存储器件的布线；和用于安装所述的指令/地址寄存器件和所述的存储器件的基板；所述的布线包括：从所述的指令/地址寄存器件延伸至第一个分支结点的第一段布线；从第一个分支结点延伸至第二个分支结点的第二段布线；从第一个分支结点延伸至第三个分支结点的第三段布线；从第二个分支结点分出延伸至所述的第一组存储器件的第四段布线；和从第三个分支结点分出延伸至第二组存储器件的第五段布线；和所述的指令/地址寄存器件包括：阻抗调节器，用于调节从所述的指令/地址寄存器件和第一段布线之间的连接点看去所述的指令/地址寄存器件的输出阻抗，通过调节该阻抗调节器，可使所述的输出阻抗在内部信号的工作电压范围内基本保持不变；和上升时间/下降时间调节器，用于将内部信号的上升时间和下降时间调节至特定值。

　　存储模块采用8位和16位双口RAM（如图3所示）作为信号数据和权值数据的存入和读取存储器，分别用来存放输入信号x、权值ω和误差e，分别由控制信号clkregbt，clk_regw和clk_rege来控制信号的写入和读出。其中x_ram用来存放输入信号；w_ram存放权值，其输入为系数更新模块的输出，输出为更新后的权值。

　　2.2.3 自适应处理及复数乘加器模块

　　数字波束形成器是通过加权因子对空间不同阵元接收信号的加权求和而成的。由于加权因子相当于滤波器系数，而输入的信号为空间位置不同的阵元的接收信号。所以可将数字波束形成器等同于一个空域滤波器来实现。