FPGA实现时分多址的一种改进型方法
2FPGA的实现
实验所采用的FPGA是XILINX公司的SPARTAN 3E系列中的XC3SS00E芯片,该芯片的封装是PQ208,芯片速度为-5,采用的程序开发语言是VHDL,综合工具为XILINX公司的ISE 10.1,仿真工具采用的是ModelSim se 6.2。
与理论算法对应,硬件实现的VHDL程序包括了以下几个模块。
使用芯片内部的双口RAM的IP核,通过例化IP核,利用一个双口RAM有两套读写地址,将程序的输入输出与双口RAM的输入输出进行映射,则内部电路将程序的输入输出连接到了双口RAM的输入输出上。对程序的输入输出脚的操作相当于对双口RAM进行操作。图1是双口RAM的VHDL代码在Xilinx ISE中综合后的寄存器传输级电路图。
评论