基于FPGA和PCI的高精度测速板卡的设计与实现

对图3及其时序图4的分析可以看出：本测速电路在每个反馈脉冲时锁存高频时钟的计数值，两个采样周期间的高频时标增量值Ct实际表示为T2前一个反馈脉冲上升沿到T4前一个反馈脉冲上升沿的高频时标增量，而在采样周期内每个反馈脉冲到来都对反馈脉冲计数器计数，两个采样脉冲采得反馈脉冲增量值Cm实际表示为T1～T3之间的反馈脉冲增量值，位置的反馈脉冲增量值则是在Cm的基础上考虑方向得到的，那么结合32位浮点运算，这种测速方法就解决了采样时机不确定的缺点。
根据上述分析，通过差分处理就可得到当前实际采样间隔内的反馈脉冲增量值Cm和高频时标增量值Ct：

这样得到的速度是当前实际采样间隔内的平均速度：

式中：KR为反馈信号脉冲当量；fo为高频时标频率。
在实际采样点T2处，高频时标信号fo的边沿不能总与反馈脉冲信号plus的边沿保持一致，因而会产生±1个高频时标当量的计数误差，从而影响这种测速算法的测速精度。因此高精度数字测速算法的测速相对误差为：

动态位置算法不仅关注已经发生的反馈脉冲数量，也关注反馈脉冲的发生时刻，其硬件基础是依据图3所示逻辑电路的。根据当前有效采样周期的定周期采样点和实际采样点之间的时间差：

并根据改进的M／T法得到被测对象的平均速度vn，由vn和△Tn相乘就可以计算出时间差△T(n)中所包含的动态位置信息，因此由当前有效采样周期内的增量式高精度动态位置信息可以得出位置量：

可根据这种方法完成测位置的功能。