脉冲压缩原理及FPGA实现

3 64阶匹配滤波器设计及仿真
由于匹配滤波器就是有限脉冲响应滤波器，具有线性特性，所以通过低阶滤波器的直接级联相加就可以实现高阶滤波器，前一个滤波器的移位数据y_out作为下一个滤波器模块信号的输入，每个滤波器模块都与4阶FIR设计相同，只需根据不同系数更改查找表中的数据。
在64阶匹配滤波器设计中，先用16个4阶的FIR滤波器级联成一个64阶的FIR滤波器，然后再用4个64阶的FIR滤波器组成一个64阶的匹配滤波器，即64阶的脉冲压缩滤波器。64阶脉冲压缩滤波器的逻辑设计如图5所示。


逻辑设计是以Altera公司的cycloneⅡ系列EP2C70为平台，在QuartusⅡ软件中利用VHDL语言和原理图进行逻辑设计，顶层为原理图，底层为VHDL文件。图5中，fir64模块为匹配滤波器实部对应的64阶滤波器，fir64I模块为匹配滤波器虚部对应的64阶滤波器，输出为16 位的I、Q两路信号。由Matlab软件仿真出来的匹配滤波器的系数全部是小数，然后进行归一化处理后得到匹配滤波系数。脉冲压缩加权不涉及硬件规模的增加，只是对其系数乘以一个适当的加权函数，在实际的编程实现过程中与不加权的处理方法是完全一致的。
对该匹配滤波器进行波形仿真，输入为12位的有符号数据，系数为12位有符号数据，输出为16位有符号数据。由于匹配滤波器做的是64×64点的卷积，所以输出数据为64+64-1=127个。由于仿真数据较多，只给出了部分仿真结果，如图6所示。



4 结语
仿真分析表明，脉压输出的实际值与Matlab仿真值十分接近，其误差是由量化所产生的，系统具有很高的精度。通过仿真分析整个设计，可得出利用基于分布式算法能够大大减少数字脉冲压缩的运算量，减少FPGA的资源消耗。另外还可以根据不同的需求，增加脉冲压缩阶数，更高阶数的脉冲压缩实现方法与64阶的完全一致。由于匹配滤波器的系数对称，所以可采用线性相位FIR滤波器在FPGA中的实现算法，这样同等性能的滤波器设计可减小一半的硬件规模，这样就会节省更多的逻辑单元，实现更多的功能。

本文引用地址：//m.amcfsurvey.com/article/191422.htm