MAX1032结合CPLD的应用

图4中，MAX1032的外部参考电压由LTC6652提供。LTC6652是高精度电位参考芯片，本文使用4．096 V作为MAX1032外部参考电压。REFCAP在此模式下可接到5 V电源。由于MAX1032是由CPLD控制，故将DVDDO连到3．3 V。

4CPLD逻辑设计
CPLD和MAX1032的连接图如图5所示。其中，CPLD可以选用Ahera公司的MAXII系列器件EPM240或EPM570。

CPID的程序设计主要由两部分组成，第一部分是产生MAX1032的控制信号，第二部分是对MAX1032的输出结果进行处理。
clk_1MHZ为CPLD时钟，选1 MHz。通过CPLD可在内部对时钟进行分频，输出SCLK可作为MAX1032的输入时钟。DI由系统给CPLD输入，作用是选择MAX1032的控制字，同时也是CPLD的复位控制。DIN_out是给MAX1032加载的串行控制字，其加载时序可利用计数器控制。本例采用外部时钟模式，模拟输入配置字为10000110。第七位1是字开始标志；六到四位为0表示选择CH0通道输入，第三位为0表示采样信号单端输入；二到零位为110，表示量程选择0～12 V。模式控制字为10001000，第七位1是字开始标志，六到四位为0表示使用外部时钟模式。三到零位为100 0是芯片强制输入。加载完模拟输入配置字和模式控制字之后，就可以启动采样，以加载转换启动字开始采样。转换启动字为10000000时，第七位1是字开始标志，六到四位为0表示选择CH0通道输入，三到零位为0000是芯片强制输入。MAX1032控制协议和SPI类似，在SCLK的上跳沿输入，下跳沿输出。片选信号CSn时序利用计数器控制，每个控制字之间的CSn必须有一个高脉冲，脉宽至少40 ns(tCSPW)，每个控制字输入完后，CSn可以立即拉高(tCSH)。以下是可综合的MAX1032控制程序的主要代码：