基于FPGA与SDRAM的数字电视信号采集系统的设计与实

SDRAM容量大,但是命令多,操作复杂。的命令由、和构成,分别表示行选择、列选择与读写控制。当每一次只写入一个字时,必须使用至少个命令,带宽利用率低于％。为了充分利用的特点,本文采用连续写入模式来减少的命令开销,提高带宽的利用率。连续写入个字只需要个时钟,带宽利用率提高到％ 。因为与通信的带宽很低,因此每一次只需读出一个字就可以了。根据系统工作需要,接口模块只提供必需的连续个写、单独个读的种操作接口,简化了设计。　

SDRAM的命令与时序。为了实现高效的存取,提高总线的利用率,接口模块采用的高速时钟。当得到数据存取模块的读要求后,向连续写入个字,当得到接口模块的读请求后读出个字,其他时间保证进行刷新工作,以免数据丢失。

SDRAM是易失性存储器,需要保证在内对内的数据进行刷新操作,否则内的数据将会丢失。由于系统采用了高速访问时钟,而且采用连续写入个数据的模式,总线的带宽利用率最高只有,当从读出数据时的总线带宽利用率就更低了,大量时间处于空闲状态。因此可以让在空闲状态进行数据刷新工作,当有数据读写要求时退出刷新操作,进入读写操作,其状态转移图如图所示。一个完整的写入操作执行以下命令序列：,,,连续个,,。一个完整的读出操作执行以下命令序列：,,,,。

SDRAM特有的操作。在上电后进入不定态,为了让进入确定的状态必须进行以下的上电序列操作：保持至少INHI比特和命令外不能有其他命令;在一个命令后施加命令;接着施加个命令;最后施加命令设置工作模式。本文采用如图所示的上电序列。

SDRAM中的数据需要传输到计算机中进行下一步的数据提取等再处理工作。由于此项工作没有实时性的要求,所以采用简单的低速并口接口实现与的通信。当发出一个读的逻辑地址时,接口模块将其低位的地址保留,其余高位地址发送给接口模块转换为的块地址,行地址与列地址、并同时向接口发出读命令。当读出比特数据后,根据保留的低位地址选择出一个比特数据,然后传输给。由于可能存在同时读写的请求,所以采用一个仲裁器对的访问要求进行仲裁。优先满足写入请求,在写入操作结束后再响应读出请求

PC里通过软件进行。软件与硬件配合使用减少了修改硬件的风险,提高了系统的可维护性和可升级性。硬件系统采集到的是每一个采样点的数据,并不区分数据是否在消隐期等。通过后期软件处理将数字化的电视信号根据行场结构提取出具有×可见窗口的有效数据,并根据仿真要求安排亮度与色度信号的排列格式。当应用于不同场合进行数据采集时,只要修改数据后处理部分的软件和内的数据采集模块就可以实现系统的移植,而不需要改动硬件设计。

Stratix系列30F780C7型号和×的。采用语言实现的编程。整个采集系统使用了,个逻辑单元。

ITU601标准的数字电视信号的时钟频率为,数据为比特,其中比特亮度信号,比特色度信号,比特行同步信号和比特场同步信号。一场电视信号的数据量约是。项目开发的算法分析需要采集连续帧场的数据。采用的就可以保证存储容量。该系统能够完整不失真地采集连续场的数字电视信号。采集的电视信号用于芯片降噪、去隔行和画质增强等算法分析与仿真中。

SDRAM容量来实现。本系统是面向数字电视采集应用开发的,如果前端增加就可以实现对模拟信号的采集。由于主控部分在中实现,只需对系统的数据采集部分的位宽等进行相应的修改就可以适应不同的应用。如果使用或等高速总线接口实现与机的数据传输,该系统还可以脱离容量的限制,实现实时采集。