基于DDS的高精度任意波形发生器设计

4 系统软件设计
4．1 上位机软件设计
上位机部分由Labwindows软件编写，主要负责对下位机系统的控制，包括对信号频率、幅度、相位(占空比)的设置，信号波形的选择，用户自定义波形数据的输入等，其控制面板如图8所示。

4．2 FPGA软件设计
FPGA为系统的核心控制单元，负责与上位机软件通信及控制下位机系统产生任意波形。
4．2．1 与上位机通信模块设计
上位机与下位机的通信是通过RS232来实现的，FPGA主要用于接收RS232发送过来的数据并将其存入外部RAM中，通信模块如图9所示。

RS232_Controller模块用于接收上位机发送过来的数据，RS232的速率为115．200 kB／s，8位数据位，1位停止位，无校验位。data_bu-ffer将RS232_Controller接收的数据缓存，并按接收先后顺序组合成16位数据后送入RamWrite。RamWrite再将这些16位数据从地址0x00000开始存入外部RAM中。
4．2．2 接收数据处理模块
本模块主要用于分析和处理接收到的上位机数据，从中提取出信号的数据信息、各项参数及控制命令，如图10所示。

当RS232发送数据完成时，接收数据处理模块立即从地址0x00000开始读取RAM中的数据。当第1个数据和第2个数据分别为16'hAAF0和16' hBB55时，则第3个数据的高8位为命令控制字，否则接收数据处理模块停止读取RAM中的数据。8位命令控制字各位所代表含义如下