基于FPGA+DSP+ARM的数据传送总线变换器
3 硬件设计
3.1.1DSPTMS320C6416 HPI描述
TMS320C6416集成有一个16/32 bit宽主机接口HPI，HPI通过复位时的自举和器件配置引脚HD5选择采用HPI16还是HPI32。HPI具有两条地址线HCNTRL[1:0]，负责对HPI的内部寄存器进行寻址。HPI只有3个32 bit内部寄存器，分别是控制寄存器HPIC、地址寄存器HPIA和数据寄存器HPID。用户只需对上述3个寄存器进行相应的读写操作，就能完成对DSP内存空间的访问。
3.1.2 S3C4510B与TMS320C6416的接口电路
由于S3C4510B中没有完全符合TMS320C6416 HPI接口时序的外部接口可以直接使用，因此选用S3C4510B中时序最接近HPI接口时序的外部I/O接口与TMS320-
C6416进行连接。TMS320C6416与S3C4510B接口电路如图2所示。TMS320C6416与S3C4510B通过单独的32 bit数据线HD0~HD31和8条控制线进行连接。S3C4510B通过HPI接口访问DSP内部的RAM以及其他外部资源。在整个ARM微处理器与DSP芯片通过HPI接口通信和数据交换的过程中，除了中断ARM和清除ARM发过来的中断需要DSP本身参与外，其他操作DSP都处于被动的地位，几乎不用进行其他的操作。所以对于ARM来说，DSP系统单元就相当于一片外接的SDRAM。
在TMS320C6416中，HPI、GP[15：9]、PCI、EEPROM、McBSP2共用了一组引脚，DSP在复位时通过锁存PCI_EN和McBSP2_EN引脚的值来选择使用何种外设。在该系统中，将这两个使能引脚都拉低。
3.2FPGA与DSP的接口电路
3.2.1 DSP TMS320C6416 EMIF描述
TMS320C6416对外有2个EMIF总线接口，分别是64 bit的EMIFA和16 bit的EMIFB。EMIFA接口具备与8、16、32、64 bit系统接口的功能，EMIFB接口端口支持8 bit和16 bit系统。EMIFA为64 bit存储器总线，分成ACE0~ACE3 4个存储空间，每个存储空间可以独立配置，无缝接口具有多种类型的存储器，如SRAM、Flash RAM和DDR RAM等。
3.2.2FPGA与TMS320C6416的接口电路
在该系统中，采用DSP TMS320C6416 EMIFA接口连接到FPGA的方法实现DSP与FPGA Block RAM的无缝连接。FPGA的双端Block RAM的一端以存储器模式与DSP通信，另一端与内部FPGA逻辑通信。
鉴于EMIF具有灵活的时序参数，只需要极少的FPGA逻辑，因此，只需最低限度的设计工作，FPGA就可以用做DSP协处理器。图3 所示为TMS320C6416与FPGA的接口电路。
评论