新闻中心

EEPW首页>EDA/PCB>设计应用> 基于FPGA的CCD驱动设计

基于FPGA的CCD驱动设计

作者: 时间:2010-08-16 来源:网络 收藏


感光阶段即A的上升沿阶段,主要实现3个功能:感光阵列的电荷积累,帧存储区到转移寄存器的电荷转移以及转移寄存器向输出放大器的电荷输出(即行转移);转移阶段即A的下降沿阶段,主要完成感光阵列所积累的电荷向帧存储区的转移(即帧转移),同时清空帧存储区的无效电荷。其具体的工作过程分析如下:
在感光阶段即A的上升沿阶段,P1,P2,P3,P4保持不变,感光阵列和帧存储区之间为阻断态,两者之间不会发生电荷转移现象。但感光阵列接受外界光源照射会积累电荷,在电荷积累的同时,在读出寄存器时钟L1,2的控制下,会首先读出一行电荷。当读完第1行信号之后,会进行1次行转移。在寄存器时钟的控制下,寄存器时钟M1中的信号会转移给寄存器M2,然后再次转移到寄存器M3,M4。行转移时,读出寄存器时钟L1,L2不变,无像元信号输出。在行转移结束之后,进行第2行电荷的读出;每读出1行信号,进行1次行转移,如图3所示,如此循环1056次则感光阶段完成。转移阶段即为门控时钟A的下降沿阶段,如图4所示。帧转移控制信号P1,P2,P3,P4与行转移控制信号M1,M2,M3,M4相同,且一直有效。读出寄存器时钟L1,L2无效,不输出数据。在帧转移结束之后,进入感光阶段,存储区首先进行1次行转移,开始信号的输出,同时感光区像元进入电荷积累。这样就构成了TH7888A工作的1个周期。
主时钟脉冲周期定为50 ns,然后主时钟通过4分频产生L和R。L作为基础波形会在以后产生和控制L1,L2和M类波形时使用,L的占空比为2:2,R的占空比为3:1。给L建一个循环记数器CL,它的范围为0~1 065,在感光阶段即A的上升沿阶段当CL小于1057的时候L1=L其余阶段L1为低电平,L1取反为L2;当1057CL1063时M1为高电平,其余阶段为低电平;当l059CL1065时M2为高电平其余部分为低电平;同理可产生M3,M4。以上就完成了图4所示波形的分析,然后用VHDL语言描述出来即可。接下面对图3所示波形进行设计。由图可知图3波形前半部分是由图4波形重复1056次组成的,所以需给M2也建立一个循环计数器记为CM,CM记数范围为0~2111。当M2上升沿来时CM加1,若CM1056则为感光阶段即A=1,若1056CM2011则为转移阶段即A=0。在转移阶段Ri=Mi,通过对clk进行8分频设计可产生不同占空比的P类信号,一个周期的P类信号重复l056次后转移阶段完成,重新进入感光阶段进行下一帧的处理。这样的1个工作周期就完成了。





关键词:FPGACCD驱动设计

评论


相关推荐

技术专区

关闭