基于FPGA的可层叠组合式SoC原型系统设计

　　对于JTAG信号，TMS和TCLK是共用信号，所以JTAG控制模块主要控制TDI和TDO的连接关系。其中Top_enable信号由板卡外部输入，当有板卡连接时，Top_enable有效，否则为无效。Bottom_enable信号由板卡上拨码开关控制。
　　当顶层连接器和底层连接器都不接外部板卡时， JTAG控制器模块内部连接关系如图3所示，即Bypassed模式。当顶层连接器上有板卡连接时，Top_enable有效，JTAG链要经过顶层的板卡环路到主板，JTAG控制器模块内部连接关系如图4所示。

　　如果底层连接器上有板卡连接，则Bottom_enable有效，JTAG链要经过底层的板卡环路到主板，JTAGController模块内部连接关系如图5所示。如果顶层和底层的连接器上都有板卡连接，即top_enable和Bottom_enable都有效，JTAG链要经过顶层和底层的板卡再环路到主板，JTAGController模块内部连接关系如图6所示。

　　整个SoC验证模块上共有4组这样的连接器，每组连接器都有各自的JTAG控制器。
2SoC原型模块层叠方法
　　单FPGA的方案无法满足验证所需要的逻辑规模，可以采用多个模块层叠组合的方式来构建更大规模的SoC验证系统。借助EDA软件，如Synplify公司的Certify软件，可以将规模较大的RTL设计划分成多个模块，分别下载到多个FPGA上实现验证。这就要保证层叠组合在一起的多个板卡上FPGA的JTAG链相互连接构成一个完整的回路，实现配置和测试的一致性。
　　没有任何层叠扩展的SoC原型模块JTAG环路如图7所示，原型模块的JTAG连接器通过下载电缆和PC主机的EDA软件联通起来。板上的JTAG信号经过FPGA主芯片后，闭环反馈给PC主机。板上4组连接器没有连接任何板卡，因此都是Bypassed模式。

2.1 垂直层叠模式
　　垂直层叠模式是将SoC原型模块边沿对齐，垂直堆叠连接起来。每个FPGA都可以通过4个连接器与其他FPGA通信，共享最多480个IO管脚。这种模式支持2～4个原型模块层叠，可以满足绝大多数的应用。以两个原型模块垂直层叠为例，其JTAG环路示意图如图8所示。其中，原型模块1位于原型模块2的上方，通过高速连接器A来实现JTAG链闭合回路。由于模块1的A组底层连接器与模块2的A组顶层连接器相连，因此模块1的Bottom_Enable开关要设置为使能状态。