基于FPGA的简易数字存储示波器设计

3FPGA程序设计
此部分实现的主要的功能是将A／D转换后的数据经FPGA控制写入RAM及将数据从RAM读出经FPGA输出给D／A转换器，顶层原理图如图5所示。外围主要接口端功能为：A[15．．3]为数据输入端，CLK4M为时钟信号端，TONGIN为触发端口，CS、RC、WE、OE为片选、转换、读写控制端，RAMI、RAMO、AA为存储器I／O端、地址端，QQ为数据输出端。

其中模块CHANA实现的功能是对数据的最高位取反，因为AD976最高位“l”表示负电平，而AD669最高位“1”表示高电平；模块INTRD在EN为“1”，信号上升沿过零点时，Q输出为“l”，直到完成对存储器的写操作为止；模块SIGND是整个程序的核心部分，主要功能是为存储器和lAD976提供控制信号，启动A／D转换，对存储器进行写操作和读操作；模块SAN在对存储器由写操作转变为读操作后，将存储器的数据输出变为高阻态，不妨碍存储器数据的正常读入；模块TONG端口A外接开关，按下时低电平，起同步作用。仿真结果如图6，(a)为写操作时的仿真波形；(b)为读操作时的仿真波形。当运行在写操作时，QQ无输出，如图6(a)所示，实现存储功能，读操作时，QQ输出，由于模块CHANA的存在，QQ输出的数据要对A输入的数据首位取反，即A输入是0101，QQ输出是1101，如图6(b)所示，仿真结果正确。

4 结语
本文以PLC器件为控制核心，通过附加一定的外电路及普通示波器构成简易数字存储器，使普通示波器具有波形数字存储的功能。其中以FPGA为主部件的控制部分采用VHDL语言，按模块化方式进行设计，并将各模块集成于芯片中，最后通过MAXPLUS II软件对设计进行逻辑仿真，对FPGA芯片进行编程，实现系统的设计要求。随着科学技术的不断发展，这种以FPGA为基础的软件硬件化，其发展前景十分看好。