基于FPGA的PCI总线接口硬件调试策略
加入技术交流群
(3)设置被测信号。可以使用Node Finder中的SignalI TapⅡ滤波器查找所有预综合和布局布线后的Signal TapⅡ节点，添加要观察的信号。逻辑分析器不可测试的信号包括：逻辑单元的进位信号、PLL的时钟输出、JTAG引脚信号、LVDS(低压差分)信号等。
(4)配置采样深度，确定RAM的大小。Signal TapⅡ所能显示的被测信号波形的时间长度为TX，其计算公式如下：
TX=NTS
式中，N为缓存中存储的采样点数，TS为采样时钟的周期；
(5)设置buffer acquisition mode。buffer ac-quisition mode包括循环采样存储和连续存储两种模式。循环采样存储也就是分段存储，即将整个缓存分成多个片段(segment)，每当触发条件满足时就捕获一段数据。该功能可以去掉无关的数据，使采样缓存的使用更加灵活；
(6)触发级别。Signal TapⅡ支持多触发级的触发方式，最多可支持1O级触发，设计人员可以只查看最重要的数据。
(7)触发条件。Signal TapⅡ逻辑分析器可支持多个触发位置以及外部触发事件，可以使用Signal TapⅡ逻辑分析器窗口中的Signal Configu-ration面板来设置触发器选项，也可以设定复杂的触发条件来捕获相应的数据，以协助调试设计。当触发条件满足时，可在Signal Tap时钟的上升沿采样被测信号。本文引用地址：//m.amcfsurvey.com/article/191871.htm
3 使用Signal Tap调试PCI主设备控制器
Signal TapⅡ逻辑分析器的使用大大加快了PCI主设备控制器的调试进程，例如在调试DMA传输后的中断产生时，由于软件检测不到中断而导致DMA传输结束后，可能会使计算机死机而不能正常结束(完整的流程是：DMA传输结束，产生中断，并在软件检测到中断后进人中断服务程序来处理中断，然后清除)。
对中断产生的条件进行检查时，32位的DMA计数器必须为0，而且DMA传输结束标志信号必须有效，针对这一条件，使用普通的示波器和逻辑分析器根本无法跟踪到，但是使用SignalTapⅡ逻辑分析器的高级设置，就可将这两个条件作为触发条件，从而检测到中断是否产生，其高级设置如图3所示。
4 结束语
与传统逻辑分析器相比，使用Signal TapⅡ逻辑分析器有以下优势：
(1)不占用额外的I／O资源。若使用传统的逻辑分析仪观察信号波形，则必须将待观察信号引到空闲管脚，这样，在器件管脚紧张的时候，Signal TapⅡ逻辑分析器的优点就可以得到充分地体现。
(2)不占用PCB空间。若使用传统逻辑分析仪，则需要从FPGA器件上引出测试管脚到PCB上，这样会增加PCB走线难度；
(3)不破坏信号的完整性；
(4)传统逻辑分析仪价格昂贵，而将Signal TapⅡ逻辑分析器集成在QuartusⅡ软件中，无需另外付费；
因此，可以预见，Signal TapⅡ逻辑分析器将受到越来越多的设计工程师的青睐。
评论