基于FPGA的数字下变频设计与实现

　　接收信号经A/D采样后可表示为：

　　其中，TS为A/D采样时钟的周期，A为信号幅度的量化，d(nTS)表示二进制数据信息，c(nTS)表示伪码序列信息。
　　经过A/D后，信号通过一个数字低通滤波器，滤掉噪声和寄生信号，然后与本地NCO输出的频率为18.533 MHz的正交载波相乘，完成数字下变频，再经过低通滤波，滤除倍频分量，就可以得到基带扩频信号。
　　从图2可以看出，本地NCO产生的同相和正交载波经过正交下变频和低通滤波之后，不考虑噪声的影响，输出信号可以表示为：

其中，为本地载波与接收信号的频差，为NCO的载波频率，为起始相位差。
2 下变频实现方案

3 下变频器模块实现
　　本文将输入r正弦信号分为16相，NCO通过clk信号脉冲作为控制信号以查找法的形式找出其对应的正余弦值，与r信号混频，得到两路信号i0和q0，再经过低通滤波器，最后得到两路正交信号i和q，如图4和图5所示。从仿真结果可以看出，从第二个clk脉冲开始工作到最后结果输出，仅仅用了52 ns的时间。

　　本文针对扩频通信接收的数字下变频在特定的输入信号下，通过查找表的方式进行了混频和低通滤波的设计及实现。仿真结果在软件Matlab上的建模结果完全一致，表明了设计的正确性。在Xilinx公司的FPGA集成设计软件ISE7.1环境下选用 xc3s5000-4fg900实现了综合和映射。本文的创新点是：用移位代替滤波器乘法运算，节约了硬件资源；对抽头系数进行扩大，将结果误差减小到了 1%；根据抽头系数的对称性减少了寄存器的使用，节约了读取存储的时间。