基于SOPC的频谱分析仪设计与研制

3．1．6 平方和加法模块设计
设计中处理的是16位数据，FFT变换后，要对结果进行求模运算，从而便于将数据在VGA上显示，设计了硬件乘法器和硬件加法器来节省大量运算所占用的时间，从而提高速度。其设计如图6所示。

3．2 系统软件部分的设计
系统软件流程图如图7所示。

(1)系统初始化系统主要指由主控Nios软核通过12C总线对系统各部分进行初始化，包括A/D、按键等的初始化。
(2)数据采集 主要指Nios软核从音频输出接口ADC―DAT读取数据并作必要的处理。
(3)FFT IP核变换将采集来的数据通过FFT处理后再送入软核中。
(4)NIOS核处理NIOS核将变换后的数据作以处理，以便于送显示器显示。
(5)图像显示NIOS核将处理后的最终数据经VGA送显示器显示。

4 设计特点
4．1 FFT运算全硬件实现，加快了数字信号处理的速度
设计中实现。FFF运算，涉及了大量的浮点乘法运算，软件难以实现其快速性和实时性，采用FFT IP Core及硬件乘法器来实现FFT的方法．浮点运算时．直接用FFT IP Core及乘法器实现。因而大大加快了运算的速度。
4．2 定制Avalon总线接口IP、LCD及FFT控制器
在SOPCBuilder中提供了方便的向导．帮助设计基于Avalon总线接口的IP Core。根据需要添加了LCD及FFT控制器来完成设计，这正是开放总线接口带来的好处及优势。
4．3 实现片上设计．实现高集成度和可靠度
在FPGA内部实现整个控制和信号处理的功能，这是传统设计方案无法做到的。NIOS作为一款32位高性能处理器可以在FPGA内部进行配置，成功实现了可编程片上设计，同时实现高集成度和可靠度。

5 结语
在分析和掌握NIOS核处理器和频谱分析仪基础上。完成仪器硬件和软件部分的设计。其中FFT运算几乎全硬件实现，大大加快了数字信号处理的速度；根据需要添加了LCD及FFT控制器来完成设计；实现了片上设计，实现了高集成度和可靠度。