基于FPGA的高速数据采集存储系统的设计

其中存储器是由两个宽度为4位、深度为1024的双口RAM采用并联的方式构成的。连接方法如图5所示。

通过DIA端口将数据写入双口RAM，通过DOB端口将数据读出，WEA和JENA接VCC，即接高电平，使双口RAM的A部分工作在写入状态，在CLKA的上升沿通过DIA将数据写入双口RAM；WEB接GND，即接低电平；ENB接VCC，即接高电平，使双口RAM的B部分工作在输出状态，在CLKB的上升沿通过DOB将数据输出双口RAM。
1．4 数据的分区存储
本系统采用一片FLASH存储器，该芯片有128M Byte的容量，根据计算32M Byte的容量就可以把需要采集的数据全部记录下来，所以把存储器按其块地址顺序分为4个区，每个区均为32M Byte。测试系统上电复位后首先进入的是自检状态，每次顺序检测第1区中是否有数据，如果没有则把该次启动的采集的数据顺序写入第l区中，直到第1区存储完成，则停止记录并且系统断电。断电后再一次启动采集也一样首先检测第一块中是否有数据，有数据则检测下一块是否有数据，若没有数据，则顺序把从FIFO中上传的导弹飞行数据写入存储器，如果有数据，则依次地址跳到下下一块，采集满则停止，依次类推，直到把4个区都写入了数据，则不论怎么启动采集也不会把数据覆盖再写入，除非执行擦除操作把存储器中的数据清空。

这种多次启动系统，存储器分区记录的技术使系统具有一定的冗余设计，虽然不能从根本上消除误启动而造成整个试验的失败，但是该技术在实际试验中具有十分重大的意义。

2 系统的灌封技术
采集存储系统需工作在高温高压等恶劣环境下，因此最重要的是它的防护结构的设计。在结构设计上采用了抗高冲击的结构设计技术，主要包括：缓冲保护技术、灌封保护技术，力求能够最好的保护好存储模块。图7是采集存储器的可靠性结构示意图。图7采集存储器可靠性结构示意图

3 创新性说明
本文介绍了一种基于FPGA的多路数据采集存储系统的设计方法及其可靠性结构设计，该系统存储容量大，体积小，可工作在高温、高压、强冲击、强振动、高过载等恶劣环境下。采用了存储器分区存储技术，可以避免误操作将有用数据覆盖。该系统已投入使用，性能优，值得推广。