四通道高速数据采集系统设计

2 高速PCB设计
2．1 电源地设计
电源地设计是高速PCB设计中最关键的技术。本系统存在着多种工作电压，在设计时需将模拟和数字电路独立供电，且数字电源与模拟电源之间加铁氧体磁珠隔离，构成无源滤波电路。并且同一电压的不同电源品种采用星形连接进行隔离。另外，在电源输入端放置一个100μF钽电解电容，用来消除低频噪声，而在电路板每个集成电路的电源和地之间放置一个0．1μF的高频贴片电容用于滤除高频噪声。由于电路中电压品种较多，需要对电源层进行合理分割，使不同的分割块与不同的电路单元相对应。
在高速电路中，需要设计大面积的接地层，因为接地层不仅为高频电流提供了一个低阻的返回回路，而且由于接地层的屏蔽效应，减少了外界的电磁干扰对电路的影响。不同品种模拟地和数字地之间也通过铁氧体磁珠进行隔离，为星形连接，最终通过一点连接在一起。值得注意的一点是，要使得信号通过尽可能短地回路从而减小电磁辐射。
2．2 阻抗匹配
终端匹配和阻抗控制是最简单且有效的高速PCB设计技术。合理的使用终端匹配可以有效降低信号反射和振荡。本电路设计中采取驱动端串行电阻，接收端使用差分电阻端接，并且对信号传输线进行阻抗控制。使高速信号传输路径的阻抗尽量保持连续，从而减小信号畸变和反射。
2．3 抗干扰设计
串扰问题是高速电路设计中需要重点考虑的问题。简单的减小串扰的方法可以通过增大信号走线的线间距来达到。另外，有一些特殊要求的信号线，如高速时钟线，需要进行屏蔽设计，具体做法就是在其两边并行走两条地线，这两条地线需良好接地，时钟芯片下面不要布线，否则将可能产生高频干扰，从而使时钟芯片输出产生抖动。高速ADC的输出数据线之间要求尽量等长，高速SRAM的数据总线采用等长设计，从而抑制PCB印制导线的串扰和辐射。

3 结论
本文详细介绍了四通道高速数据采集系统的设计方案，以FPGA为核心，通过Verilog语言对ADC进行模式控制，采用FPGA内部RAM与片外SRAM相结合的方式进行数据缓存，给出了实验结果，并且阐述了本电路高速PCB设计要点。本系统已成功应用于某SAR中，并完成检飞实验。