瞬变光辐射采集系统设计
在电路中采用的方法是：A／D转换器按照固定的转换频率进行模拟量到数字量的转换，通过FPGA控制数据的变速率存储。其具体的VHDL设计步骤如下：
(1)实现采样时钟的逐次分频；
(2)调整逐次分频的占空比，以防止数据存储错误；
(3)设计使能信号，实现对每组只存储32点。
由于系统对目标信号采集时间长度是固定的，故变频存储的变频次数是有限的。初始存储时间间隔△t=0．01 ms，其变频次数不超过16次。故本方案中设计一个16位计数器counter16，对200 kHz采样时钟计数。计数器counter16的第0～15位的输出，即可以实现对200 kHz采样时钟的逐次二分频。但是由于从counter16(1)开始，每个低位输出时对应着K个有效数据，但存储的数据只会是最后一个有效数据，这样可能会造成数据存储出错，故需要对counter16(1)～counter16(15)进行占空比调整。将占空比从1：1调整为1：(2K-1)，其中K为整数(K=2～32 768)。调整占空比VHDL的思路为设计一个16位的counter16_v计数器，将counter16的相应位进行相与后赋给相应的counter16_v。
由于每组只存储32个数据，因此对应每组还要设计相应的16 b使能信号dcnt。方法是对clk_200K计数，存储开始后，开始64个clk_200K时钟将第一组数据使能信号dcnt(o)置为高电平，然后保持低；接着对128个clk_200K时钟将第二组数据使能dcnt(1)置为高电平，然后保持低。按照这种方法可将16个使能信号从dcnt(0)～dent(15)设置好。变频存储的使能频率为ad_clk。本文引用地址：//m.amcfsurvey.com/article/194600.htm
这里给出基于Altera公司的FPGA Flex10K系列的EPF10K20TC144-3。图5为变频存储时，采样频率clk_200K与其他信号关系及其时序波形。系统先以默认的采样频率进行采样，当识别检测模块判定信号发生时(siggen变为高电平)，开始输出经过变频的采样数据，每隔32点，存储频率下降50％，直到系统所要求的数据点数为止，采集到波形如图6所示。当采样的数据个数符合系统的要求后siggen信号变为低电平，ens屏蔽采样的数据。等到FIFO清空后，ens重新变为高电平，恢复默认的采样时钟，重新开始采样、识别和存储工作。
4 结论
根据瞬态光辐射探测系统的整体要求，本文提出了基于目标信号特性基础上的变频采集方案，以FPGA为核心控制和处理单元，采用模块化设计思想，编程实现对数据采样和存储的控制。按照工程要求，完成了编程、仿真和外围硬件电路的搭建，实现了对瞬变光辐射信号的数据采集。该方案有效降低了数据采集系统对于存储容量的要求，同时也减小了对数据处理量，对于其他数据存储容量有要求的数据采样系统具有很好的借鉴作用。
评论