新闻中心

EEPW首页>测试测量>设计应用> 基于BIST的编译码器IP核测试

基于BIST的编译码器IP核测试

作者: 时间:2010-02-28 来源:网络 收藏

VHDL描述

  此模式选择模块实现状态之间的切换,电路简单,易于实现。

  5 结束语

嵌入式 内核的提供了一个可解决的方案,其效果明显,故障覆盖率较高,实现简单。通过加入外壳可以实现对的访问、隔离、控制,有效地提高了的可测性。但是采用会使电路面积增加额外开销,必须在的可测性和面积之间进行权衡。


上一页 1 2 下一页

评论


相关推荐

技术专区

关闭