高精度数字信号中和器的设计与实现

触发通道和外时钟输入通道的信号调理模块主要由双向缓冲器及电平转换芯片组成，不再赘述。
2．2 射频采集模块
在本系统的应用背景中，输入脉冲信号的最小时间间隔为400ps，故要求射频采集模块的采样间隔小于400ps。设计中采用国家半导体公司的模数转换器ADC08D1500来构建射频采集模块，ADC08D1500为8bit双通道超高速模数转换器：在单边沿采样模式下，最高采样率为1.5GSPS；在双边沿采样(交错采样)模式下，最高采样率为3GSPS，即时间分辨率为333ps，满足设计要求。
2．3 高速时钟产生模块
为保证测量脉冲时间间隔的精度，射频采集模块需要一个高时间稳定度、最高频率为1．5GHz的转换时钟。为此，TDC选用集成锁相环芯片AD9517-4来产生时钟信号。AD9517-4是一个集成PLL频率合成器与时钟分配器，时钟稳定度20ppm。在本系统中AD9517-4的输出频率调节范围为500MHz～1．5GHz，对应系统时间分辨率为333ps～2ns可调。
2．4 USB2．0模块
为了降低数字信号中和器对PC硬件配置的要求和数字信号中和器本身的便携性，设计中采用USB2．0接口来实现数字信号中和器与PC问的数据传输。在气体检测的应用中，飞行时间质谱仪器中的离子飞行时间较短，每秒采样的数据量较少(为几十KHz)，而利用集成USB2．0控制芯片CY7C68013可实现最高为48Mbyte／s的数据传输速度，故可以满足传输速度的要求。

3 基于FPGA的数据处理
图3所示为数字信号中和器的FPGA硬件算法设计框图。设计中将硬件程序划分为AD采样缓存单元、累加器单元、存储器控制单元、USB控制单元。

3．1 A／D采样缓存单元
A／D采样缓存单元控制外部A／D芯片，并实现内部定时，每50us启动一次数据采集，每次数据采集持续时间20μs。并将采样数据存放在一深度为4的缓存中，缓存中的数据由累加器单元进行后续处理。
3．2 累加器单元
图4所示为累加器算法流程。当A／D采样缓存单元中的缓存有数据时，读取缓存中数据，一次读取32个采样点，将采样结果和存储器中对应地址的数据相加，并将累加再次写入存储器中的对应地址。