连结多种运算核心 HSA架构提高处理器能源效率

借重HSA编程架构　处理器达成高效能/低功耗

超微半导体现正着手设计与1.0版HSA相容的新款APU，而HSA规格的目的在于协助软体利用GPU及其他处理元件的功率与效能。以GPU而非CPU来执行高度平行码时，APU能够利用其GPU核心的能源效率，以及巨量平行运算来处理工作负载，更快完成任务。HSA编程架构可将工作负载导向最佳晶片资源，例如专为特定演算法所设计的加速器，其设计宗旨在于减少完成固定工作负载所需周期数量及电力消耗，并在行动装置的功率限制内执行高阶运算密集式应用程式，转由GPU而非CPU处理之后，高阶行动应用程式(如语音辨识、手势辨识、脸部辨识等次世代使用者介面和相片索引)都能获得次方程度的效能改善。

个人电脑处理器的效能随时间而成长，但步调相对较慢。另一方面，由于设计者将更多晶片空间留给图形处理，以支援4K解析度的显示设备，GPU效能得以快速攀升。藉由HSA架构，超微半导体就能善用这种GPU效能成长。将GPU用于一般任务的优点，展现于个人电脑应用程式和基准测试中(图1)。

图1　标准35W行动处理器的GPU运算趋势

OpenCL是首批支援以GPU执行平行运算的业界标准编程语言之一，可供C程式发挥语言扩充的功效，为代码的运算密集部分带来次方程度的效能提升。采用 OpenCL 1.x(以OpenCL 2.x全面启用HSA的前身)加速时，PCMark 8 v2.0基准测试展现多达25%的增益(图2)。

图2　现有平台经由GPU卸载所达成的PCMark 8 v2.0加速

回头参考图1所示，异质架构利用GPU效能的快速成长，而GPU效能远胜近代CPU效能，GPU仍会是让未来处理器实现更高效能与能源效率的关键。每一个 GPU都有多个“着色器”核心(超微半导体将其称之为“串流处理单元”)，每个核心都能处理整数或浮点运算，同时维持小于标准CPU核心的体积与耗电量。而且，由于每一个着色器核心都很小，所以单一晶粒可以整合数十甚至数百个着色器核心与个位数的通用CPU核心。因此，GPU可以对运用这么多处理核心的工作负载，产生次方以上程度的运算提升。上述所提及的每一种高阶应用程式，都可利用GPU固有的平行运算能力，来达成如此惊人的效能增益，而且耗电量极低。

图3显示超微半导体从2008年“Puma”CPU处理器，到2020年预测APU的标准使用耗电降低趋势。虚线表示至2015年的耗电趋势，Tirias Research预测超越此点后至2020年之间降低速度会相对减缓，因为耗电已趋近于0瓦(W)。但Tirias Research预测2015年，异质运算将大幅提升，驱动与GPU能力相称的更高效能水准。

图3　APU的能源使用与运算趋势

闲置耗电量降低，将可以帮助标准使用耗电，得以从相邻的2008年平台“Puma”CPU的近4W，降低至2014年“Kaveri”APU的1.6W，将会产生2.5倍的基准耗电量改善(两种产品都适用于相同的35W笔记型电脑热功率封包)。数量更多的CPU核心、更快的时脉速度，以及GPU运算协助，使得处理器效能得以改善，让“Kaveri”的运算力比起“Puma”高达4.5倍。因此，相较于“Puma”，“Kaveri”提供十倍 (2.5×4.5)以上的标准使用能源效率增加，如标准耗能最大效能所示。

Tirias Research预估超微半导体将利用多项远远超越“Kaveri”的效能改善，在2015年达成下一次的大幅耗电降低。由于耗电渐趋于零，且开始以平台组件功率为主，未来的闲置耗电降低步调必将趋缓。Tirias Research分析，根据超微半导体产品规画，该公司可望在2008年至2020年之间实现标准使用耗电量的大幅降低，在此12年间达成16倍的改善，如图3A线所示。

有鉴于GPU的效能预计将持续提升，且可运用此种异质运算能力(图3中B实线)的应用程式将越来越多，Tirias Research预测超微半导体将于2020年达到对等点。在此点上，约有一半的尖峰值效能将来自GPU，另一半则来自CPU。保守估计，由于CPU及 GPU两者都在持续进化，这种矽晶片资源分配方式能够使2020年的未来APU相较于2014年的“Kaveri”产生四倍的运算效能提升。

Tirias Research相信更大的GPU和更趋平行的应用程式将有助于促进更显着的效能改善。以此合理保守估计额外的四倍运算效能提升，结合至少六倍的标准使用耗电量降低，将可使超微半导体的最大效能对闲置耗电比在2014年至2020年之间展现高达二十五倍的改善。这是十分惊人的大幅变化，兼具两方面之长，低闲置耗电既可以减少能源耗用，又能以高峰值效能支援未来的高阶应用。

由于HSA可降低对于APU之CPU端的依赖程度，超微半导体将之视为改善高度平行工作负载效能与节电的必要方法。除了GPU之外，超微半导体现正配合智慧型手机晶片开发者所需，将单一功能加速器整合于APU。这些专用加速器的设计目标是以最小晶粒面积提供最高能源效率表现，将耗电量降到最低。专用单元的缺点在于无法轻易适应新的演算法，因为可编程性的有限。而其他替代性可编程单元如以通讯与音讯处理见长的数位讯号处理器，可替CPU核心分担相关任务。

例如，超微半导体已于其最新APU及GPU中加入数位音效处理器，藉此解除CPU处理音讯的负担。对如音讯处理等工作负载而言，这些微小的架构新增可带来极大的功率效率增益，相较于单独以CPU处理，其增益可达两倍至将近二十五倍不等。

超微半导体运用支援HSA的软体结合其节电设计，让笔记型电脑和平板电脑APU的电池续航力与峰值效能胜过现今水准。