MSP430 5438时钟系统介绍
加入技术交流群
DIVM.1 DIVM.0 选择MCLK分频
0 1分频（默认）
1 2分频
2 4 分频
3 8 分频
SELS 选择SMCLK时钟源
0 时钟源为DCOCLK（默认）
1 时钟源为LFXT1CLK（对于MSP430F11/12X），时钟源为XT2CLK（对于MSP430F13/14/15/16X）。
DIVS.1 DIVS.0 选择SMCLK分频。
0 1分频
1 2分频
2 4分频
4 8分频
DCOR 选择DCO电阻
0 内部电阻
1 外部电阻
PUC信号之后，DCOCLK被自动选择MCLK时钟信号，根据需要，MCLK的时钟源可以另外设置为LFXT1或者XT2。设置顺序如下：
[1] 复位OscOff
[2] 清除OFIFG
[3] 延时等待至少50us
[4] 再次检查OFIFG，如果仍然置位，则重复[3]、[4]步骤，直到OFIFG=0为止。
例子：
#include
void main (void)
{
unsigned int i;
P2DIR = 0x10; //设置P2.4输出
P2SEL = 0x10; //设置P2.4口为外围模块用作MCLK信号输出
BCSCTL1 &= ~XT2OFF; //使TX2有效,TX2上电时默认为关闭的.
do
{
IFG1 &= ~OFIFG; //清振荡器失效标志
for(i= 0xff; i>0; i--); //延时,待稳定.
}
while ((IFG1 & OFIFG)!=0); //若振荡器失效标志有效
BCSCTL2 |= SELM1; //使MCLK = XT2
for(;;);
}
评论