MC145152+MC1648+MC12022锁相环的制作

4.MC1648外围电路（VCO）

C54，C55采用独石电容，C53采用可调的瓷介电容（5pF~50pF），其余电容采用普通瓷片电容即可。

R30是用于调整MC1648的OUT管脚输出电平的幅度，一般规律是：幅度越大，失真越大；幅度越小，失真越小。由于OUT管脚输出到MC12022，为了让MC12022能够正常识别，这里OUT管脚起码要有几百mV的幅度。

D5，D6，D7，D8是变容二极管，我使用了FV1043，变容范围：6pF~27Pf。可以采用其他变容二极管代替，注意极性别接错了（接错也是可以振荡的，但不能锁定）。它们采用头对头的连接方式，是对一些不稳定因素起到对消的作用（具体作用不知道在哪里看过，忘了）。而D5，D6并联，D7，D8并联，是用于增大变容的范围，因此可以多并联几个。其他连接方式，可以参考datasheet。

L6是空心电感线圈（直径3.5mm，圈数：12，铜线直径：0.6mm），记得采用包漆铜线绕制。这里采用空心线圈有几个原因：1.空心线圈的Q值比带磁心的线圈高。2.手头没有性能明确的磁心（性能不明确的元件不用，磁心材料种类太多了，不同材料应用的频带不同，最好别乱用，况且高频用的磁心真心不容易买到）。

R28，R29是为了测定某项参数而设定的，实际工作的PLL，需要把它们去掉。

注意：与TANK和BIAS管脚连接的元器件，布线尽量短粗。C51，C52去耦电容也要尽可能靠近VCC，这个对于其他芯片的外围电路也一样。

5.环路低通滤波器（LPF）

C42，C43去耦电容采用普通瓷片电容即可，其余电容采用独石电容。

CA3140是一款性能优异的运放，这里的运放一定要精心挑选，推荐两款：CA3140，MC33171。选择这个运放有几个很重要的性能要求：1.单电源供电。2.GDB大于1MHZ。3.电压转换速率要快。4.输入阻抗大。满足条件1，2，3的运放，寥寥无几，相当难找。

整个PLL电路中，环路滤波器的设计是关键所在，影响整个PLL系统的特性，例如：锁定速度，相位噪声，寄生频率，反馈的稳定性。电阻电容的参数必须通过理论计算，实际调整来确定。

至于电路的调试过程，LPF的参数计算，下回分解吧。吃饭去鸟~~~~

最后，送上的原版电路图截图。