SPI、IIC、UART、can区别
加入技术交流群
| 脉冲 | 主机sbuff | 从机sbuff | sdi | sdo |
| 0 | 10101010 | 01010101 | 0 | 0 |
| 1上 | 0101010x | 1010101x | 0 | 1 |
| 1下 | 01010100 | 10101011 | 0 | 1 |
| 2上 | 1010100x | 0101011x | 1 | 0 |
| 2下 | 10101001 | 01010110 | 1 | 0 |
| 3上 | 0101001x | 1010110x | 0 | 1 |
| 3下 | 01010010 | 10101101 | 0 | 1 |
| 4上 | 1010010x | 0101101x | 1 | 0 |
| 4下 | 10100101 | 01011010 | 1 | 0 |
| 5上 | 0100101x | 1011010x | 0 | 1 |
| 5下 | 01001010 | 10110101 | 0 | 1 |
| 6上 | 1001010x | 0110101x | 1 | 0 |
| 6下 | 10010101 | 01101010 | 1 | 0 |
| 7上 | 0010101x | 1101010x | 0 | 1 |
| 7下 | 00101010 | 11010101 | 0 | 1 |
| 8上 | 0101010x | 1010101x | 1 | 0 |
| 8下 | 01010101 | 10101010 | 1 | 0 |
这样就完成了两个寄存器8位的交换，上面的上表示上升沿、下表示下降沿，sdi、sdo相对于主机而言的。其中ss引脚作为主机的时候，从机可以把它拉底被动选为从机，作为从机的是时候，可以作为片选脚用。根据以上分析，一个完整的传送周期是16位，即两个字节，因为，首先主机要发送命令过去，然后从机根据主机的名准备数据，主机在下一个8位时钟周期才把数据读回来
SPI 总线是Motorola公司推出的三线同步接口，同步串行3线方式进行通信:一条时钟线SCK，一条数据输入线MOSI，一条数据输出线MISO;用于CPU与各种外围器件进行全双工、同步串行通讯。SPI主要特点有:可以同时发出和接收串行数据;可以当作主机或从机工作;提供频率可编程时钟;发送结束中断标志;写冲突保护;总线竞争保护等。图3示出SPI总线工作的四种方式，其中使用的最为广泛的是SPI0和SPI3方式(实线表示):
图2
SPI模块为了和外设进行数据交换，根据外设工作要求，其输出串行同步时钟极性和相位可以进行配置，时钟极性（CPOL）对传输协议没有重大的影响。如果CPOL=0，串行同步时钟的空闲状态为低电平；如果CPOL=1，串行同步时钟的空闲状态为高电平。时钟相位（CPHA）能够配置用于选择两种不同的传输协议之一进行数据传输。如果CPHA=0，在串行同步时钟的第一个跳变沿（上升或下降）数据被采样；如果CPHA=1，在串行同步时钟的第二个跳变沿（上升或下降）数据被采样。SPI主模块和与之通信的外设音时钟相位和极性应该一致。SPI接口时序如图3、图4所示。
二，.SPI功能模块的设计
根据功能定义及SPI的工作原理，将整个IP Core分为8个子模块：uC接口模块、时钟分频模块、发送数据FIFO模块、接收数据FIFO模块、状态机模块、发送数据逻辑模块、接收数据逻辑模块以及中断形式模块。
深入分析SPI的四种传输协议可以发现，根据一种协议，只要对串行同步时钟进行转换，就能得到其余的三种协议。为了简化设计规定，如果要连续传输多个数据，在两个数据传输之间插入一个串行时钟的空闲等待，这样状态机只需两种状态（空闲和工作）就能正确工作。
SPI协议心得
SPI接口时钟配置心得：
在主设备这边配置SPI接口时钟的时候一定要弄清楚从设备的时钟要求，因为主设备这边的时钟极性和相位都是以从设备为基准的。因此在时钟极性的配置上一定要搞清楚从设备是在时钟的上升沿还是下降沿接收数据，是在时钟的下降沿还是上升沿输出数据。但要注意的是，由于主设备的SDO连接从设备的SDI，从设备的SDO连接主设备的SDI，从设备SDI接收的数据是主设备的SDO发送过来的，主设备SDI接收的数据是从设备SDO发送过来的，所以主设备这边SPI时钟极性的配置（即SDO的配置）跟从设备的SDI接收数据的极性是相反的，跟从设备SDO发送数据的极性是相同的。下面这段话是Sychip Wlan8100 Module Spec上说的，充分说明了时钟极性是如何配置的：
The 81xx module will always input data bits at the rising edge of the clock, and the host will always output data bits on the falling edge of the clock.
意思是：主设备在时钟的下降沿发送数据，从设备在时钟的上升沿接收数据。因此主设备这边SPI时钟极性应该配置为下降沿有效。
又如，下面这段话是摘自LCD Driver IC SSD1289：
SDI is shifted into 8-bit shift register on every rising edge of SCK in the order of data bit 7, data bit 6 …… data bit 0.
意思是：从设备SSD1289在时钟的上升沿接收数据，而且是按照从高位到地位的顺序接收数据的。因此主设备的SPI时钟极性同样应该配置为下降沿有效。
时钟极性和相位配置正确后，数据才能够被准确的发送和接收。因此应该对照从设备的SPI接口时序或者Spec文档说明来正确配置主设备的时钟。
IIC
24C01
24C02
24C04
24C08
24C16
解析：IIC总线接口器件24C系列非易失性存储器与89C51接口采用软件模拟IIC。24C系列
存储器器件地址统一为1010XXXX，不要问为什么，这是厂家出厂的时候规定好的了。至
于24C的引脚功能和89C51的接口我就不多说了，本文的重点主要是如何应用。
位为0的时候表示89C51要写数据入存储器，1的时候表示要从存储器读数据。还剩下中
三位A2，A1和A0。它们的高低电平取决于24C的A2，A1，A0是接高电平还是接地。A2，
A1 和A0有8个组合，因此可以扩展8个相同的器件，根据A2、A1、A0的不同，一样的器件
也会有不同的地址。那么是不是每一个24C都可以扩展8个呢？不是的。注意上表，24C01
有三个可寻址位，A2，A1，A0，所以可以扩展8个，24C02也一样。而04则只可以扩展4个
08只可以扩展2个，16就没有扩展了，只可以挂一片24C16。为什么呢？因为访问24C系列
除了访问器件地址外，还要访问器件内的字节的地址。例如24C01，要对其操作，就先选
选中它的地址，然后操作第一个字节或其他字节，这些字节也是有地址的，分模块，用
一个字节表示，最多可以操作256个字节。24C01和24C02不大于256个字节，对其操作就
简单得多了。但24C04，08和16呢？他们都大于256个字节，怎么办？分模块。注意到上
表的P0，P1，P3没有？把04分成两个模块，2X256B，08四个模块，16就八个模块。究竟
怎么
模块操作呢？拿24C08为例，有A2 P1 P0。A2只可以0或1，所以只能扩展2个24C08，其
内有4个256字节的模块，要操作哪个模块取决于P1，P0的组合。例如，24C08的地址字节
为1010000X第一个字节地址为0，第256个地址为255，如果地址字节是1010001X，那么第
256个字节的地址为0，第512个字节的地址为255。就如此。
以了，这样就扩展了，他们的器件地址分别是1010000X和1010100X。当要读第一个（A2
接地）
进第二个（A2接高电平）24C08的第二个模块的时候，应发送10101010地址字节。
代码:
#include#define WRITE 0xA0
#define READ
#define BLOCK_SIZE
#define uchar unsigned char
#define HIGH 1
#define LOW 0
#define FALSE 0
#define TRUE ~FALSE
sbit SCL
sbit SDA
uchar xdata EAROMImage[BLOCK_SIZE]={0};
void delayi2c( void ) {
}
void I_start( void ) {
}
void I_stop( void ) {