关于JESD204B转换器与FPGA匹配的设计关键点

发器频率间隙。

　　图4.JESD204B协议中规定，对齐来自于多个ADC、具有不同延迟的采样数据从而在FPGA中实现同步。来自多个链路的帧数据或标记的样本可针对同步处理进行重对齐。

　　小结

　　新型转换器与JESD204B之类的FPGA接口较为复杂，使其显得难于处理，此时分解关键系统需求至关重要。必须了解采样速率和JESD204B通道速率倍频器。根据IP支持、收发器数、收发器速度和频率间隙等因素来进行规划和选择合适的FGPA产品，有助于正确选择转换器。通过重点关注一些与FPGA相匹配的高级标准，可简化选择合适的JESD204B转换器的过程。