基于芯片测试的环路滤波器设计

由此，我们确定了环路滤波器中各个电容、电阻的取值，并设计了可用于ADF 4153芯片测试的电路原理图，如图4所示。VCO的输出不仅需要连接外部频谱仪进行测试，还需要通过电容反馈到ADF 4153的REFINA端，同时REFINA端还需要预留SMA头用于射频输入频率范围及灵敏度测试。一个简单的电阻网络用于完成VCO输出信号功率的再分配。

图4环路滤波器及射频电路设计

3环路滤波器的测试验证

在仿真的基础上，我们设计并加工了ADF4153的测试板，并按照计算的电容、电阻值组成了环路滤波网络。采用Agilent8257D射频信号源提供250MHz作为fREFIN，通过SPI端口设定fPFD=25MHz，N=69，4/5分频模模式，ICP=5mA，FRAC=101，MOD=125.使用频谱仪测量输出信号，能够正常锁定在1.7452GHz，如图5所示。图6为该频点的相位噪声测试图，实测相位噪声为-106.34dBc/Hz.环路带宽约为85kHz，与理论值77.3kHz存在一定的差距。这是由于在仿真时并没有考虑测试板走线及测试插座等存在的寄生电容所导致的偏差，但仍在合理范围以内。

图5输出信号频谱

图6相位噪声测试图

针对芯片进行不同工作模式下的相位噪声及杂散进行测试，测试结果如表2、3所示。

数据手册规定最低的相位噪声模式下5kHz频偏的相位噪声PN≤-95dBc/Hz，实测该点为-106.04dBc/Hz，测试结果满足要求。

数据手册规定中间杂散模式下1MHz频偏的杂散SN≤-65dBc/Hz，实测该点为-84.99dBc/Hz，测试结果满足要求。

综上所述，该滤波器的设计能达到预期的设计目标，满足不同模式下的杂散及相噪测试的要求，可用于ADF 4153芯片的性能测试。

4结束语

本文主要基于芯片测试目的，针对外围电路中的环路滤波器设计来进行讨论，文中给出了一种简单、易行的工程化计算方法和流程，并对其进行了验证测试，测试结果满足芯片测试的需要。这种方法已经应用于多款小数分频频率合成器的测试电路的设计中。