三星VS台积电 10nm之后听谁的

三星10m之后：8nm和6nm

三星的7nm制造技术被认为是该公司首个使用EUV光刻量产节点。据报道，量产时间会在2019年或之后，但是试产会在2018年系半年。但是在接下来的几年，一切会变得更加有趣。因为三星在Roadmap上公布了之前很少被提到的8nm和6nm制程。

　　三星官方表示，和现有的节点技术相比，这两个新技术将会提供更好的扩展性、性能和功耗优势，这就意味着新技术相比三星现在正在使用的14nm和10nm工艺性能更好是必然的。最重要的是，三星表示，8nm和6nm节点会分别继承现有的10nm和7nm技术的优势。这就意味着8nm在一些关键层依旧使用DUV和多次曝光(三次或者四次，但三星方面并没有确认是否会用四次)，而6nm则是三星的第二代EUV技术。

　　现在关于三星8LPP制造技术唯一确定的是他们会使用DUV制程技术去缩小die的尺寸(增加晶体管密度)，同时拥有比10LPP更好的频率表现。考虑到新工艺对前任的技术技术，我们认为8LPP会在2019年带来更高性能的SoC生产。

　　由于三星计划在2018年下半年试产7LPP，但直到2019年下半年前，还是没办法实现量产。需要提醒一下，三星现在都是在十月份开始其先进工艺的大规模量产，那么就意味着我们也许会在2019年秋天看到7LPP的大规模量产。但是8LPP会是三星当年更先进的工艺。三星并没有提及其6nm工艺的时间线，也没有透露太多关于此技术的信息。但我们可以肯定的是需要使用ASML的EUV工具(例如NXE:3350B)去处理更多的图层，以求获得更好的PPA。而据我们估计，真正的量产时间会在2020年之后。

　　在今年三月，三星只是简单提了一些他们的10LPU、8LPP和6nm制程技术，但他们并没有谈及太多技术，甚至连PPA的提升目标也没有讲到。增加了两个DUV技术节点(10LPU和8LPP)意味着到2019至2021年间，EUV不会是所有应用的最好选择，这是非常合乎逻辑的。那么问题就回到，我们不知道DUV和EUV在EUV早期应该以一种怎么样的方式共存。

　　五月底，三星将会在美国举办FAB论坛，届时我们也许会有更多机会去了解三星在FAB方面的计划。但我们如果想得到更多关于这些新技术的细节，也许还需要多等几个月。

　　所以现在我们来讨论一下那些没那么先进的技术吧，每年使用这些技术的产品销量都会高达数亿颗。

　　并不是每个人都需要先进工艺：TSMC 22 nm ULP、12nm FFC和12 nm FCC+

　　现在，让我们讨论一下那些没那么先进，但是被销量巨大产品采用的技术。

　　开发基于FinFET技术的芯片比平面晶体管贵得多，制造成本会高昂得多。事实上，FinFET也根本不适合那些需要多样化方案的物联网相关芯片开发者。

　　GlobalFoundries 和Samsung给他们提供了FD-DOI工艺。这个公司除了有更好的成本优势外，还有其他方面的优点。TSMC也打算为这些应用推出一个全新的22nm ULP工艺。CLN22ULP是该公司28nm HPC+工艺的一个优化版本。相比于28nmHPC+，22ULP能降低10%的面积，提升15%的性能，功耗也能降低35%。22ULP是TSMC ULP家族的另一个新成员，这会和GlobalFoundries的22FDX和三星28nm FD-SOI竞争。

　　接下来就是TSMC 的CLN12FFC制造技术，这是该公司CLN16FFC工艺的优化版本，能降低20%的面积。可以看到的是，能带来更高的晶体管密度。

　　CLN12FFC在相同功耗的情况下提供10%的频率提升;而在时钟频率相同的情况下，能带来25%的功耗减少。从Roadmap我们可以看到，TSMC技术啊提供一个拥有更低电压的CLN12FFC，但这到2018或者2019年，都不会实现。