基于网络编码的多信源组播通信系统，包括源代码，原理图等 (三)

信号名称

位宽bits

I/O

描述

in_rdy

1

O

数据输出输入允许信号

out_data

64

I

输入的数据包的data_bus

out_ctrl

8

I

输入数据包的ctrl_bus

data_vld

1

I

输入数据有效

rd_dcod_reg_req_0

1

O

读取解码标志位请求

rd_dcod_src_gen_0

12

O

要读取的数据包的信源号和代编号

req_ack_vld_0

1

I

输入有效

alredy_decod_0

1

I

解码标志（“1”代表已经解码，“0”代表未解码）

Uncod_data

64

O

未编码数据包的数据总线

Uncod_ctrl

8

O

未编码数据包的控制总线

Wr_vld

1

O

写capsulation数据有效

Out_rdy

1

I

输出capsulation允许信号

fwd_rdy

1

I

输出fwd_sel允许信号

out_vld

1

O

输出fwd_sel有效

pay_load

64

O

输出fwd_sel数据（不含包头）

eop

4

O

最后指示一个有效字节的指示

uncod

1

O

指明输出的数据包是否编码

src_gen_num

12

O

Decoder接收到的数据包的信源号和代的编号

len_0

16

O

被编码的第一个数据包的有效载荷的长度

len_1

16

O

被编码的第二个数据包的有效载荷的长度

coef_0

8

O

被编码的第一个数据包的编码系数

coef_1

8

O

被编码的第二个数据包的编码系数

hp_info_vld

1

O

输出信息有效

encod_pkt_trans_fi

1

O

编码数据包传输完毕标志

oc_info_vld

1

I

解码控制输入信息有效

uncod_pkt_need

1

I

未编码的数据包是/否解码因子（1=是，0=否）

信号名称

位宽bits

I/O

信号描述

fwd_rdy

1

O

输入fwd_sel允许信号

out_vld

1

I

输入fwd_sel有效

pay_load

64

I

输入fwd_sel数据总线（不含包头）

eop

4

I

最后指示一个有效字节的指示

uncod

1

I

指明输出的数据包是否编码

wr_req

1

O

写RAM请求

encod_data

72

O

写RAM的数据总线

ram_data_vld

1

O

数据有效

encod_data_eop

4

O

数据包结束标志，指明最后一个有效字节

wr_ack

1

I

写RAM响应

uncod_data_vld

1

O

输出至dcod_operation的数据有效

uncod_data_factor

64

O

输出至dcod_operation的数据总线

uncod_data_eop

4

O

数据包结束标志，指明最后一个有效字节

dcod_rdy

1

I

输出至dcod_operation允许信号

fd_back_ack

1

O

接受反馈响应

fd_back_vld

1

I

反馈数据有效标志

fd_back_req

1

I

反馈请求

fd_back_data

64

I

反馈数据总线

fd_back_data_eop

4

I

反馈数据结束标志，指明最后一个有效字节

信号名称

位宽bits

I/O

信号描述

wr_req

1

I

写RAM请求

encod_data

72

I

写RAM的数据总线

ram_data_vld

1

I

数据有效

encod_data_eop

4

I

数据包结束标志，指明最后一个有效字节

wr_ack

1

O

写RAM响应

wr_ram_num

2

I

要写入的RAM号

info_vld

1

I

数据有效标志

req_ram_num

1

O

读RAM号请求

rd_ram_num

2

I

需要读取数据的RAM号

rd_req

1

I

读RAM请求

ram_data_eop

4

O

数据包结束标志，指明最后一个有效字节

ram_data

72

O

读RAM的数据总线

ram_vld

1

O

读RAM数据有效

信号名称

位宽bits

I/O

信号描述

Pkt_vld

1

I

要解码的数据包输出有效标志

Pkt_decoding

12

I

正在解码的数据包的信源号、代编号

Decod_com

1

O

数据包解码完成标志

has_other_factor

1

I

有另外一个解码因子

Pkt_not_find

1

I

所需要解码数据包未找到

pkt_need_src_gen

12

O

解码需要的数据包

need_pkt_vld

1

O

所需数据包有效

src_gen_num

12

I

Decoder接收到的数据包的信源号和代的编号

len_0

16

I

被编码的第一个数据包的有效载荷的长度

len_1

16

I

被编码的第二个数据包的有效载荷的长度

coef_0

8

I

被编码的第一个数据包的编码系数

coef_1

8

I

被编码的第二个数据包的编码系数

hp_info_vld

1

I

输入信息有效

encod_pkt_trans_fi

1

I

编码数据包传输完毕标志

oc_info_vld

1

O

解码控制输出信息有效

uncod_pkt_need

1

O

未编码的数据包是/否解码因子（1=是，0=否）

wr_ram_num

2

O

要写入的RAM号

info_vld

1

O

数据有效标志

req_ram_num

1

I

读RAM号请求

rd_info_req

1

I

读取解码信息请求

dcod_info_vld

1

O

解码信息有效

ram_num

2

O

解码数据包的所存储的RAM号

coef_mut

8

O

乘法系数

coef_div

8

O

除法系数

cap_info_req

1

I

封装信息请求

dcod_comp

1

I

解码封装完成

cap_info_vld

1

O

封装信息有效

need_feed_back

1

O

需要反馈

pkt_len

16

O

数据包长度

src_num

4

O

数据包的信源号

gen_num

8

O

数据报的代编号

信号名称

位宽bits

I/O

信号描述

dcod_payload

64

O

解码后的数据包的有效载荷

end_payload

4

O

数据包结束标志，指明最后一个有效字节

payload_vld

1

O

输出数据有效

wr_rdy

1

I

输出数据允许信号

uncod_data_vld

1

I

输入至dcod_operation的数据有效

uncod_data_factor

64

I

输入至dcod_operation的数据总线

uncod_data_eop

4

I

数据包结束标志，指明最后一个有效字节

dcod_rdy

1

O

输入至dcod_operation允许信号

rd_ram_num

2

O

需要读取数据的RAM号

rd_req

1

O

读RAM请求

ram_data_eop

4

I

数据包结束标志，指明最后一个有效字节

ram_data

72

I

读RAM的数据总线

ram_vld

1

I

读RAM数据有效

rd_info_req

1

O

读取解码信息请求

dcod_info_vld

1

I

解码信息有效

ram_num

2

I

解码数据包的所存储的RAM号

coef_mut

8

I

乘法系数

coef_div

8

I

除法系数

信号名称

位宽bits

I/O

信号描述

decoder_in_rdy

1

I

输出至SRAM允许信号

decoder_in_wr

1

O

输出有效

decoder_in_data

64

O

输出至SRAM数据总线

decoder_in_ctrl

8

O

输出至SRAM控制总线

set_req

1

O

置位请求

set_src_gen

12

O

需要置位的数据包（表示已经解码完毕）

set_info_vld

1

O

置位信息有效

set_ack

1

I

置位请求响应

cap_info_req

1

O

封装信息请求

dcod_comp

1

O

解码封装完成

cap_info_vld

1

I

封装信息有效

need_feed_back

1

I

需要反馈

pkt_len

16

I

数据包长度

src_num

4

I

数据包的信源号

gen_num

8

I

数据报的代编号

dcod_payload

64

I

解码后的数据包的有效载荷

end_payload

4

I

数据包结束标志，指明最后一个有效字节

payload_vld

1

I

输入数据有效

wr_rdy

1

O

输入数据允许信号

fd_back_ack

1

I

接受反馈响应

fd_back_vld

1

O

反馈数据有效标志

fd_back_req

1

O

反馈请求

fd_back_data

64

O

反馈数据总线

fd_back_data_eop

4

O

反馈数据结束标志，指明最后一个有效字节

Uncod_data

64

I

未编码数据包的数据总线

Uncod_ctrl

8

I

未编码数据包的控制总线

Wr_vld

1

I

写capsulation数据有效

Out_rdy

1

O

输入数据包允许信号

信号名称

位宽bits

I/O

信号描述

decoder_in_rdy

1

O

写SRAM控制器允许信号

decoder_in_wr

1

I

输入有效

decoder_in_data

64

I

输入至SRAM控制器数据总线

decoder_in_ctrl

8

I

输入至SRAM控制器控制总线

reset_req

1

O

复位请求

reset_src_gen

12

O

需要复位的数据包（表示解码后已发送完毕）

reset_info_vld

1

O

复位信息有效

reset_ack

1

I

复位请求响应

dcod_data_0

64

O

输出的IP数据包的数据总线

dcod_ctrl_0

8

O

输出的IP数据包的控制总线

wr_vld_0

1

O

输出有效

wr_rdy_0

1

I

发送数据允许标志

sram_addr

19

O

Sram读/写地址

sram_we

1

O

Sram写使能

sram_bw

4

O

SRAM写入控制信号

sram_wr_data

36

O

SRAM写数据总线

sram_rd_data

36

I

SRAM读数据总线

sram_tri_en

1

O

SRAM写三态控制