基于TMS320C6713与PC机的PCI总线高速数据传输

表2 HCNTL[1:0]控制信号的功能

HCNTL1 HCNTL0 功 能
0 0 主机可以对HPI的控制寄存器HPIC进行读写
0 1 主机可以对HPI地址寄存器HPIA的进行读写
1 0 主机可以对HPID的数据寄存器进行读写操作，此时HPIA采用以字为单位的地址自增方式
1 1 主机可以对HPID的数据寄存器进行读写操作，但此时HPIA不受影响

１．２TMS320C6713HPI的控制寄存器

在TMS320C6713HPI中，可利用三个寄存器来完成主设备和ＣＰＵ的通信，它们是HPI数据寄存器（HPIＤ）、HPI地址寄存器（HPIＡ）和HPI控制寄存器（HPIＣ）。主机可对这三个寄存器进行读写，而ＣＰＵ只能对HPIＣ进行访问。HPIＤ中存放的是主机从存储空间中读取的数据，或者是主机向TMS320C6713的存储空间中写入的数据。HPIＡ中存放的是主机访问TMS320C6713存储空间的地址，其最低两位固定为零。HPIＣ中存放的是TMS320C6713的控制信息，其高１６位和低１６位内容相同。

主机对HPI进行访问的次序为：初始化HPIＣ、初始化HPIＡ、从HPIＤ寄存器中读取或向其写入数据。在初始化HPIＣ时，ＨＷＯＢ位的设置是关键，它决定着高１６位与低１６位的传输次序。

２ PCI9052与TMS320C6713HPI的接口

PCI9052是ＰＬＸ公司继PCI9050之后推出的用于低成本适配器的总线目标接口芯片。它支持ＰＣＩ２．１协议规范，在３３ＭＨｚ的总线时钟频率下，其峰值传输速度可达１３２ＭＢ／ｓ，因而可大大改善数据传输中的瓶颈问题。同时它还具有方便灵活的开发特点，正是这些特点使其在ＰＣＩ从模式接口卡的设计中得到了广泛的应用。

表３给出了PCI9052与TMS320C6713HPI接口信号的基本特征。下面是对它们具体工作方式的一些说明：

ＬＡＤ[３１：０]：利用该信号可通过设置ＬＡＳＩＢＲＤ局部地址空间总线区域描述寄存器的总线宽度位来调整总线宽度，当ＬＡＳＩＢＲＤ[２３：２２]＝００时，采用ＬＡＤ[７：０]８位宽度，当ＬＡＳＩＢＲＤ[２３：２２]＝０１时，采用ＬＡＤ[１５：０]（１６位），当ＬＡＳＩＢＲＤ[２３：２２]＝１０时，采用ＬＡＤ[３１：０]（３２位）。

ＬＢＥ[３：０]字节使能信号是在总线宽度的基础上编码的。对于３２位总线，ＬＢＥ[３：０]表示哪一个字节被选中：ＬＢＥ０对应[７：０]，ＬＢＥ１对应[１５：８]，ＬＢＥ２对应[２３：１６]，ＬＢＥ３对应[３１：２４]；而对于１６位总线，ＬＢＥ０对应[７：０]，ＬＢＥ１对应地址的第１位，ＬＢＥ２不用，ＬＢＥ３对应[１５：８]；对于８位总线，ＬＢＥ０对应地址的第０位，ＬＢＥ１对应地址的第１位，ＬＢＥ２和ＬＢＥ３不用。

ＣＳ１和ＣＳ２分别带有与之对应的片选基地址寄存器（ＣＳＩＢＡＳＥ）。ＣＳＩＢＡＳＥ０为片选使能位，其中ＣＳＩＢＡＳＥ[２７：１]为片选空间位。从片选空间位的第１位向第２７位扫描时，遇到第１个“１”即决定了片选空间的大小，其余位则为片选空间的基地址。

ＬＩＮＴ１和ＬＩＮＴ２可通过中断控制／状态寄存器ＩＮＣＳＲ的中断使能位ＩＮＣＳＲ[６]进行使能，同时可设置其它相关信息。

表3 PCI9052与TMS320C6713的接口信号描述

信 号 管 脚 号 管脚数 信 号 功 能
LAD[31:0] 从低到高依次为91、90、89、88、87、86、85、84、83、82、79、78、77、76、75、74、73、72、71、70、69、62、61、60、59、58、57、56、55、54、53、52 32 数据总线
LW/R 127 1 为“1”时写，为“0”时读
LA[27：1] 从低到高依次是92、93、94、95、96、97、98、100、101、102、105、106、107、108、109、110、111、112、113、114、115、116、117、118、119、122 27 地址总线，传输28位线性地址的高26位
LBE[3:0] 从低到高依次是46、47、48、49 4 字节使能信号，表示当前总线传输中哪一个字节被选中
LRDY 128 1 在局部总线读数据或可接受写数据
ADS 123 1 表明可用地址和一次新的总线存取的起始
CS1、CS2 130、131 2 片选信号
RD 126 1 通用写
WR 125 1 通用读
LINT1，LINT2 137、136 2 局部中断输入