新闻中心

EEPW首页>模拟技术>设计应用> 各种 IP Core和参考设计

各种 IP Core和参考设计

作者: 时间:2013-12-23 来源:网络 收藏
T: 0px; PADDING-RIGHT: 0px; PADDING-TOP: 0px">
通讯

A率/u率压缩 A率/u率压缩与解压缩的core,将license添加到原有的MaxplusII或QuartusII的license中就可以直接使用,但源代码加密。 altera提供
A/u率压缩解压缩
16B/20B编解码 16B/20B编解码 Xilinx提供
使用手册
DDS 直接频率合成,Quicklogic提供,部分源文件是Quicklogic 专用文件
使用手册
Verilog代码
曼彻斯特编解码 曼彻斯特编解码 Xilinx提供
使用手册

VHDL代码

Verilog代码

其他类型