新闻中心

EEPW首页>模拟技术>设计应用> 硅片级可靠性测试详解

硅片级可靠性测试详解

作者: 时间:2013-11-30 来源:网络 收藏
OTTOM: 0px; WIDOWS: 2; TEXT-TRANSFORM: none; TEXT-INDENT: 0px; MARGIN: 0px 0px 20px; PADDING-LEFT: 0px; PADDING-RIGHT: 0px; FONT: 14px/25px 宋体, arial; WHITE-SPACE: normal; ORPHANS: 2; LETTER-SPACING: normal; COLOR: rgb(0,0,0); WORD-SPACING: 0px; PADDING-TOP: 0px; -webkit-text-size-adjust: auto; -webkit-text-stroke-width: 0px">  已有的研究表明,天线比越大,等离子损伤越厉害。所以对于每种情况(金属、多晶体硅、通孔等),我们要通过评价,最后给出一个结果,说明在多少的天线比以下是安全的,供电路设计工程师参考。这也是设计规则检查(design rule check,DRC)的一部分。

  除了以上说提到的这些测试项目以外,还有氧化层中可动离子的测试也是目前非常关注的一个项目。

  结语

  随着工艺改进速度的不断加快,可靠性的重要性越来越被体现出来。它可以快速的反映出工艺条件的变化对可靠性的影响,把可靠性整合在工艺开发的整个过程当中。本文在分析的重要性的基础上,介绍了可靠性所涉及的各个项目。同时,对各个项目的测试和评价方法也做了详细的分析。通过对硅片级的现状分析可以看出,其测试方法、测试速度及准确性等方面还需要不断改善和提高。


上一页 1 2 3 下一页

评论


相关推荐

技术专区

关闭