新闻中心

EEPW首页>模拟技术>设计应用> 基于MAXQ1850的双芯片架构的支付终端设计(一)

基于MAXQ1850的双芯片架构的支付终端设计(一)

作者: 时间:2013-05-26 来源:网络 收藏
RAM的内容。这些安全管理器还提供随机数发生器等其它安全服务,通过通用微控制器(µC)进行系统维护和运行控制,包括加密服务和敏感接口控制。

架构(双控制器)

  第二种方案是采用通用µC和安全配套芯片把计算与安全功能分隔开(图2)。通用µC执行所有与安全性无关的任务,而安全协处理器包含了另一µC,作为报警系统执行加密计算、控制敏感接口。

基于MAXQ1850的双芯片架构的支付终端设计(一)

  图2. 由通用µC和专用安全µC构成的架构

  通过专用的控制接口连接两个µC,以避免敏感信息的泄漏。这种架构非常适合现代POI设计,这类产品大多在商用化方案的基础上使设计满足PCI PTS要求。设计人员可以选择通用µC单独完成系统的功能性、连通性任务以及计算功能;安全µC则用于处理所有安全保护操作,例如:PIN和密钥管理、电池备份存储器、篡改侦测、加密计算等。这款μC的选择只需要单纯考虑如何满足PCI PTS安全性认证的要求,因此可以选择预先通过认证的商用化解决方案。

  安全配套芯片

即为该系列产品的代表器件,这款32位安全µC设计用作任何通用µC的配套芯片。按照芯片安全评估报告的陈述,能够满足最严格的PCI PTS标准要求:

  连接到电池备份存储器的篡改响应传感器提供物力篡改保护,一旦检测到篡改事件立即执行擦除操作

  强大的保护功能能够在发生故障和环境干扰(脉冲干扰、极端温度等)状况下提供可靠保护

  嵌入式存储器用来保存敏感资源(例如:密钥和固件)

  裸片防护网用于保护嵌入式存储器

  安全加密功能支持所有算法(旁道攻击对策)

  高度安全的随机数发生器用于产生密钥

  直接控制敏感外设(例如:智能卡、键盘和显示器)

  表1列出了所满足的关键安全特性和设计要求,其高性能RISC核、较少的引脚数量以及所集成的关键电路使其非常适合POI系统设计,其中包括超小尺寸的便携设备。从图2可以看出,采用架构,MAXQ1850能够有效简化POI设计。

  智能卡接口的I/O选择机制允许通过一个接口管理双卡,通过SPI™接口控制智能卡接口芯片(DS8024)。

  利用GPIO作为片选,智能卡接口和LCD可以共用SPI端口。

  级联MAX7317 SPI至GPIO转换器,简化GPIO/SPI端口的配置管理,用于访问并行外设。

  USB链路连接安全µC和通用µC,通过安全应用编程接口API连接。


上一页 1 2 下一页

评论


相关推荐

技术专区

关闭