电容器的寄生作用与杂散电容
电容耦合的另一个例子是侧面镀铜陶瓷集成电路外壳。这种DIP封装，在陶瓷封装的顶上有 一小块方形的导电可伐合金盖，这块可伐合金盖又被焊接到一个金属圈(metallized rim)上 (见图14?10)。生产厂家只能提供两种封装选择：一种是将金属圈连接到器件封装角上的一 个引 脚上；另一种是保留金属圈不连接。大部分逻辑电路在器件封装的某一角上有一个接地引脚 ，所以这种器件的可伐合金盖接地。但是许多模拟电路在器件封装的四个角上没 有一个接地引脚，所以这 ·侧面镀铜陶瓷DIP封装，有时有隔离的可伐合金 盖·该封装器件受容性干扰易受损坏，所以应尽可能接地
图14?10 由可伐合金盖引起的电容效应 种可伐合金盖被悬浮。可以证明，如果这种陶瓷DIP封装器件的芯片不 被屏蔽，那么它要比塑料DIP封装的同样芯片更容易受到电场噪声的损坏。
不论环境噪声电平有多么大，用户最好的办法是将任何侧面镀铜陶瓷封装集成电路凡是生产 厂家没有接地的可伐合金盖接地。为了接地可将引线焊接到可伐合金盖上(这样做不会损坏 芯片，因为芯片与可伐合金盖之间热和电气隔离)。如果无法焊接到可伐合金盖上，可使用 接地的磷青铜片做接地连接，或使用导电涂料将可伐合金盖与接地引脚连接。绝对不允许将 没有经过检查的实际上不允许和地连接的可伐合金盖接地。有的器件应将可伐合金盖接到电 源端而不是接到地，就属于这种情况。在集成电路芯片的接合线(bond wires)之间不能采用法拉弟屏蔽，主要原因是在 芯片的两条接合线与其相联的引线框架之间的杂散电容大约为0?2pF(见图14?11)，观测值 一般在0?05pF至0?6pF之间。
图14?11 芯片接合线之间的杂散电容考虑高分辨率数据转换器(ADC或DAC)，它们都与高速数据总线连接。数据总线上的每条线( 大约都以2至5V/ns的速率传送噪声)通过上述杂散电容影响ADC或DAC的模拟端口(见图14?12 )。由此引起的数字边缘耦合势必降低转换器的性能。
图14?12 高速数据总线上的数字噪 声通过杂散电容进入数据转换器的模拟端口
为了避免这个问题，不要将数据总线与数据转换器直接相连，而应使用一个 锁存缓冲器作为接口 。这种锁存缓冲器在快速数据总线与高性能数据转换器之间起到一个法拉弟 屏蔽作 用。虽然这种方法增加了附加的器件，增加了器件的占居面积，增加了功耗，稍降低了可靠 性及稍提高了设计复杂程度，但它可以明显地改善转换器的信噪比。
电容相关文章:电容原理
评论