基于CS5321与CS5322多路数据采集

CS5322的 DRDY为数据准备好信号引脚。当DRDY为高电平时，表示CS5321/CS5322组成的∑一△A/D转换器已经进行完一次转换，并已由CS5322将数据在其输出缓冲器中准备好，数据可以从串行口输出。CS5322中读操作控制插针有CS、R/W、SCLK、SOD。当CS=O且R/W=1时，串行口处于读操作有效。RSEL引脚用来选择串口输出的是数据缓冲器，还是状态缓冲器的数据，SOD为串行数据输出插针。当读状态被选择后，不管SCLK是高电平还是低电平，第一位输出数据都会在SOD插针出现，并且在SCLK的下降沿终止。第一个SCLK下降沿后，每一个SCLK的上升沿从SOD引脚输出一位数据。输出的位流顺序为高位(MSB)在前低位(LSB)在后。

　 2．2 多通道串行接口的原理

　 通过以上对CS5322的串行读操作时序的分析，可以得到利用CS5321/CS5322实现的多通道数据采集系统的传统方案。以M通道为例，系统的框图如图4所示。

　 在由CS5321/CS5322组成的∑一△A/D转换器的多通道采集系统中，传统方案如图4所示。通过控制器轮流接通各道的DRDY信号，在DRDY为高电平时各道轮流从SOD引脚将数据输出到控制器。由CS5321/CS5322所组成的∑一△A/D转换器的采样率，由DECC、DECB、DECA三位设定，可以为62．5 Hz～4 kHz等7种。对应每一种采样率，所要求的移位时钟(SCLK)的最低频率fmin=fs×24(fs为采样率)。在典型用法中，只需要根据采样率要求设计一个时钟源，使它的频率略高于，fmin即可。时序示意如图5所示。

2.3 对传统方案的改进

　 按照上述方案，虽然可以完成多通道数据采集系统的设计，但是用这种方案设计的多通道数据采集系统完成一次多道数据采集传送的周期(T=m×24/fs)很长，特别是图5 传统方案的多通道数据采集时序示意图随着m的增大，即通道数的增加，T将成倍增加。

　 通过对CS5321/CS5322的进一步研究发现，CS5322对SCLK要求的最小周期可以为100 ns，远远高于传统的设计方法所采用的移位时钟频率。因此，可以通过加快串行移位时钟(SCLK)来加快读出数据的速率，从而实现在一个采样周期内读出多道的数据。

假设SCLK的频率为fb，则每道的24位的数据需要的移位时间为tm=24/fb，又采样周期为Ts=1/fs(fs可以为62.5 Hz、125 Hz、250 Hz、500 Hz，1 kHz、2 kHz、4 kHz)，fb的最大值可以达到10 MHz，只要适当提高fb就可以使tm《Ts，这样在一个采样周期里最多可以完成Ts/tm道数据传送，大大地提高了多通道数据采集传送的速度。例如，当fs=1 kHz，fb=1 MHz，则由以上分析可知， 理论上一个采样周期里最多可以传送42个通道的串行数据。考虑到器件延时等多种因素，实际应用中应比此理论值小。

　 改进后的连线框图，是在图4的基础上去掉虚线部分，直接将第一通道的DRDY与FSR相连即可。改进方图6 改进方案的多道数据采集时序示意图改进后的多路∑一△A/D转换器同时进行卷积运算和数据转换，并几乎同时产生DRDY信号，但只有第一道的DRDY信号接到控制器的帧同步引脚(FSR)，来触发处理器的串口接收1帧数据。各通道的片选CSl、CS2……CSm由控制器在一个采样周期里依次选中，各通道的SOD引脚都直接连接到控制器的DR引脚，整个系统的移位时钟可以由外部时钟源提供，也可以由控制器产生。

　 整个系统的数据采集过程如下：①初始化，启动A/D。②将A/D转换器的R/W置高电平，并设置采样率。③当DRDY变为高电平，同时使CSl有效，开始第一道数据采集；当24位数据全部接收完毕，第一道完成，使CS2有效，开始第二道采集，依次完成M道数据采集。④将数据存储并处理。

结 语

　 目前，基于CS5321与CS5322的多路数据采集系统在石油勘探、地震数据采集领域已经得到应用。与其他具有相应用途的数据采集系统相比，本系统的采集速率更快，精度更高，实时性更好。本文介绍的多通道数据采集系统的设计思想有一定的通用性，并且对传统方案作了一些改进，可以进一步提高整个系统的采集速率。